[参考译文] TI-JESD204-IP：如何将 TI204C-IP 封装为可在参考设计外部使用的 IP

尊敬的 Keira、我们的专家将很快就此展开讨论。 请等待答复。

此致、Chase

您好、Keira、

TI JESD IP 旨在满足 JESD 标准、并提供了参考设计示例、说明如何针对特定 LMFS 模式配置该 IP。 没有 自动将其转换为转换器模式的方法。 我列出了以下步骤：

1>需要根据特定应用的通道映射和参考时钟设置来编辑收发器 IP。 这需要通过收发器向导来完成、但您可以打开参考设计的收发器 xci 作为比较点进行编辑。 遗憾的是、没有其他方法可以解决这一问题、因为收发器系列受到 Vivado 的严格控制。 如果您的更改导致对收发器实体进行修改、则需要编辑收发器包装程序(GTX_8b10b_rxtx.SV)文件以解决此问题。 用户指南的第6.1节对此进行了说明。 这也是收发器包装程序是 JESD IP 中唯一未加密的模块的原因。

2>需要对其余 TI JESD IP 进行参数化、以满足 JESD 链路的 LMFS 要求。 同样、该参考设计可用作指南、但它介绍了可能与您选择的 LMFS 模式不匹配的特定 LMFS 模式。 用户指南中介绍了端口和参数、但通常可以仅修改参考设计的 JESD_LINK_params.vh 文件来设置相关参数。

3>最后、JESD IP 的通道数据输出需要映射到样本。 文档的第6.5节介绍了通道上数据的格式化。

希望这能解决您的疑问。 TI JESD IP 实现了具有两个特定要求的特定于 JESD 的协议：

1>它经过参数化、以匹配与其交互的转换器的 JESD 链路

2> FPGA 的收发器(SERDES)设置为锁定数据流并将提取的数据馈送至 IP (以便实现其协议)。

用户需要针对特定应用案例自定义上述两个方面。 参考设计已作为此过程的指导点提供。

此致、

阿迈德

实际上、我非常不确定在编译工程以将其封装到 IP 中而不是运行参考设计时要包含哪些文件。 由于我的目标是将此 IP 与 ADS54J64配合使用、因此我不需要任何 TX 逻辑即可连接到 DAC。

您好、Keira、

很抱歉耽误你的时间。 上周和本周、Ameet 也在外出旅行。

他回来后就会解决这个问题。

此致、

Rob

您好、Keira、

我将建议围绕 JESD IP 内核创建一个包装程序并封装该包装程序。 您将需要创建一个包装程序来帮助定义 JESD IP 参数并实现通道到样本映射的逻辑(如我的第一个响应中所述)。  

TX 引脚不会连接到包装器端口，因为系统中没有 DAC。 将 JESD IP 参数设置为 RX 而不是 RxTx、Tx 相关逻辑将自动得到优化。  

此致、

阿迈德  

您好、Ameet、

您能更具体吗？ 下面是示例项目设置的屏幕截图。 我认为我应该只保留隐藏的 SVP 文件及其下面的所有内容、但是当我从项目中删除 TI_204C_IP_ref 时、JESD_IP_gen.genblk1.j8b10b_instp 及其所有子项也会从项目中删除。 由于我无法打开、查看或编辑隐藏的文件、我不确定如何解决此问题。 我通常使用 VHDL 编码、因此可能在 Verilog TI_204C_IP_Ref.SV 中缺少某些内容、但我不明白为什么删除该文件会从  设计中删除 JESD_IP_gen.genblk1.j8b10b_inst.  

另外、为了便于参考、我在这里开始了另一篇关于如何使其正常工作的论坛文章： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1158213/ti-jesd204-ip-modifying-ti204c-ip-and-figuring-out-clocks-for-the-ads54j64-and-ip/4356689

也许您也可以在这个帖子上提供帮助、因为没有人回答了我的大部分问题。

谢谢、

Keira

关闭此帖子、因为似乎有两个打开的帖子存在相同的问题。

您好、Keira、

也许我误解了您的问题？ TI JESD IP 内核(SVP)文件是参考设计中的一个实例。 如果删除参考设计、则需要将其替换为另一个实例 IP。 我不确定 Xilinx 是否允许将加密文件设置为 lop 级别实例、因为即使这样、您也无法编辑参数。 这可能也是导致8b10b 子模块被删除的原因。

此致、

阿迈德

请勿关闭此帖子。 我有一个相关的帖子、但它不是一样的。

阿迈德

感谢您的解释。 有道理。 我分享了这张图片、以便您可以在解释中使用实际文件的名称来避免进一步的混淆。 我将修改顶级文件 TI_204C_IP_ref 以删除其他不需要 的实例、例如将其封装为 IP 的 VIO、Rx_refdesigner 和 TX_refdesigner。 我认为这  是非常令人困惑的    、因为我根本看不到隐藏文件、这意味着我必须假设不需要修改在 TI_204C_IP_ref 中实例化的方式、即使我正在通过收发器向导修改隐藏文件的子文件。  

我对 这个线程的最后一个问题是、我通过收发 器向导对 j8b10b_xcvr 进行了修改、Vivado 是否会自动更新隐藏的父文件、或者无论 收发 器向导中的内容有何变化、该隐藏文件是否没有变化？ 我提出这一问题是因为我在 收发 器向导中更改了其中一项内容、就是禁用 TX。 我会假设这会改变内核的端口、但它们可能会保持在那里、并且没有连接到任何设备？

下面是供  参考的层次结构和收发器向导图片。  

Keira