[参考译文] ADC12DJ5200RF：DA 和 DB 通道之间的数据未对准

您好！

以下是需要尝试的其他一些操作：

• 5200RF 将16个通道作为两个链路实现、每个链路有8个通道。 FPGA 接收器 IP 是设置为与16条信道或8条信道中的两条信道相连吗？
• 尝试斜坡测试模式、并在通道释放后立即将数据(写入 ILA)捕获。 所有16个通道应一起释放并显示斜坡。 此外、它们在每个周期中都应具有相同的数据。
• 如果前8个通道彼此对齐、但相对于后8个通道(也在内部对齐)倾斜、则请参阅后续步骤
  • 确保在 ADC 中正确设置 SYSREF 窗口。 这是一个猜测、因为我不知道如何准确地实施 SYSREF 来对齐器件内的帧、但它可以提供一些输入
  • 使用可能的最慢采样时钟并生成一个 SYSREF、该 SYSREF 将满足相对于时钟的设置和保持时间、查看这是否消除了不匹配。
  • 还要检查将 SYSREF 生成到 FPGA IP 中的逻辑(用于时序)

此致、

Rob