[参考译文] ADS62P49：LVDS 与并行 CMOS 模式下的预期输出不匹配

admin

Other Parts Discussed in Thread: ADS62P49

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/869903/ads62p49-expected-output-mismatch-in-lvds-vs-parallel-cmos-mode

器件型号：ADS62P49

当 ADC 设置为 LVCMOS 模式时、与设置为 LVDS 输出模式时、我会看到 ADC 输出中的固定直流失调电压。当我以10dBm 1MHz 频率的正弦波提供输入时，LVCMOS 模式的输出以0为中心。然而、当 ADC 输出模式被设定为 LVCMOS 时、输出高于(2^13)、尽管此形状被正确保持。我怀疑并联 LVCMOS 模式不会消除直流偏移。

此外、当我没有为通道 A 提供输入时、我希望低2-3位被触发 REST 全部应为0。在 LVDS 模式下可以观察到这一点、但在 CMOS 模式下、2-3位被触发、其余全部固定为高电平。

是否有办法克服这个问题或设置 ADC 的一些寄存器设置。我已经尝试过 ADC 的"启用偏移校正"、但无法正常工作。

5 年多前

0 admin 5 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Prem、

我们将对此进行研究。

此致、

Jim

0 admin 5 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Prem、

请参阅 ADS62P49数据表的第15页上的以下链接。您将看到、您必须根据所使用的接口(LVDS 或 CMOS)和数据格式(二进制补码或偏移二进制)选择性地更改施加到引脚 SCLK 和 SEN 的电压。验证是否正确设置了表5和表6中所示的电压、并验证是否获得了预期结果。

优素福

0 admin 5 年多前

TI__Guru**** 2386610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

主席先生，谢谢你的建议。但是、我使用的 FMC150卡具有这个 ADC 芯片、在这个芯片中、我只能通过 FMC 引脚进行串行控制。我从几个测试用例中推断出、即使我选择的是具有 CMOS 并行模式的二进制补码格式、但 CMOS 模式设置正确、但它仍然偏移二进制输出位。因此、ADC 输出值介于0到2^14之间、而不是-2^13到+2^13之间。如果推理不正确，请更正我的错误。