[参考译文] DAC81408：DAC81408 tdacwait

您好 Nishie、

我没有 tdacwait 的任何时序图。

基本上、这是您在尝试使用其他数据更新同一信道之前需要提供的时间。 (即数字延迟)

CH1 --> Tdacwait --> Ch1

此致、

AK

您好、AK、

感谢你的答复。

是否仅在更新同一信道时才需要 Tdacwait？

我认为我还需要 Tdacwait 来更新不同通道（CH1 --> Tdacwait --> CH3）。

此致、

Nishie

您好、AK、

感谢你的答复。

我还有一个问题。

我们的客户在寄存器更新到其他寄存器更新之间具有80ns 的 CS 高电平。

数据似乎得到了正常反映。

关于 E2E 主题 "DAC81408：外部 LDACn 未激活到 CSn 激活的时序"、我认为等待时间需要2.4us、但80ns 可以吗？

您能否告诉我为什么数据以80ns 的等待时间得到反映？

我们的客户在初始化设置后的 DAC 运行(同步模式)期间按照以下步骤更新寄存器。

1.将16位数据写入寄存器地址0x14 (或0x15)

2.CS 高80ns (下图中的红色字母)

将 16位数据写入寄存器地址0x16 (或0x17)

4.CS 高电平80ns

将16位数据写入寄存器地址0x18 (或0x19)

6.CS 高电平80ns

将 16位数据写入寄存器地址0x1A (或0x1B)

8.LDAC 低电平20ns

此致、

Nishie

您好 Nishie、

tdacwait 是同步模式下后续 LDAC 下降沿之间的时间间隔或异步模式下后续 CS 上升沿之间的时间间隔。 基本上、tdacwait 必须被解释为下一个 DAC 命令的锁存边沿和 CS 下降边沿之间的延迟

在下图中、第二个波形是 LDAC。

希望这一点很清楚、我们将尝试在下一个修订版本的数据表中记录这一点。

此致、

AK

您好、AK、

感谢你的答复。

我了解 Tdacwait。

我还有其他问题。

您说过"将这些寄存器视为数据寄存器。 因此、相同的规则也适用"在其他线程"e2e.ti.com/.../964108"中。

初始寄存器设置时序是否存在任何问题？

1.CS 低电平

将0x0A04写入地址0x03

CS 高电平80ns

4.CS 低电平

将0xAAAA 写入地址0x0B

6.CS 高电平80ns

时序与上述相同

地址0x0C (数据0xAAAA)->0x06 (0x0FF0)->0x14 (0x8000)->0x15 (0x8000)->0x16 (0x8000)->0x17 (0x8000)->0x18 (0x8000)->0x19 (0x8000)->0x8000 (0x001A-00x8000)-0x8000 (0x001A-08000)-0x8000)->0x8000 (0x001A-08000)

8.CS 高电平

9.LDAC 低电平

此致、

Nishie

您好！

tdacwait 仅适用于数据寄存器、不适用于 STATUS、SPIC1等设置寄存器

必须保持 tdacwait、或者同时进行同步和异步更新。

为了获得最大吞吐量、请一个接一个地发送通道的所有数据、并使用 LDAC 来更新 DAC。

LDAC 变为低电平后、您需要为下一次数据更新提供 tdacwait 时间。

希望这一点现在已经清楚了。

此致、

AK

您好、AK、

我知道设置寄存器不需要 tdacwait。

设置寄存器是否为02h 至0Fh 和21h、22h？

之前的答复(初始寄存器设置时序)的1到8中、寄存器设置顺序或 CS 高电平时间是否存在任何问题？

此致、

Nishie

您好、AK、

我们从客户那里获得了更多信息。

之后、当寄存器之间的等待时间设置为3us (>tdacwait)时、所有通道也输出0V 电压。

在之前的应答1到8 (初始寄存器设置时序)中、寄存器设置顺序或 CS 高电平时间(等待时间)是否存在任何问题？

此致、

Nishie

您好、AK、

感谢你的答复。

为了设置寄存器(从0x02h 到0x0Eh)、我将 CS 高电平时间设置为更多50ns。

此外、我还会将其他寄存器的等待时间设置为2.4us 以上。

此致、

Nishie