This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84:多个 DAC#39中的 NCO 复位

Guru**** 1974085 points
Other Parts Discussed in Thread: DAC38J84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/963524/dac38j84-nco-reset-in-multiple-dac-s

器件型号:DAC38J84

你(们)好  

我尝试在100MHz 时同步多个 DAC38J84。

我正在使用 NCO 累加器生成600MHz 输出。

采样率= 1.9GSPS

DAC 输出= 100MHz

请找到所附的方框图

 

我正在重置 Sysref 上的 NCO 。 时钟和 Sysref 对齐用于两个 DAC。

如果我使用连续 Sysref 复位 NCO、则 DAC 输出之间的相位差是恒定的。

但是、如果我使用 Sysref 脉冲来复位 NCO、 那么在每个 sysref 脉冲事件之后、相位差会持续变化。

请查找随附的文档

e2e.ti.com/.../NCO-RESET.ppt

为什么在每个 Sysref 脉冲事件之后相位发生变化。 由于对时钟和 Sysref 进行了对齐、为什么两个 DAC 输出之间存在相位差?  

 

请查找附加的配置。

e2e.ti.com/.../NCO_5F00_config_5F00_100MHz.txt

2、我的系统参考频率为3.7109375 MHz (Sysref 连续)、那么两个 DAC 中都会发生 NCO 复位

如果我将 sysref 频率降低到1MHz、那么只有一个 DAC 中的 NCO 被复位。 为什么?? 即使在低频时、也必须对两者进行复位。

我正在寄存器0x1F 中配置0x2220。

在重新密封 NCO 之前,是否需要重置混音器 AB 和混音器 CD??

是否有任何特定的序列可执行 NCO 复位?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavan、

    如果您使用连续 SYSREF 来复位 NCO、则 NCO 的频率必须是 SYSREF 的整数倍。  请参阅随附文档的第5.1节。 本文档还将帮助您设置多器件同步。 您必须在 NCO 之前复位混频器。

    此致、

    Jim

    e2e.ti.com/.../0876.Device-Initialization-and-SYSREF-Configuration.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    如果我使用 Sysref 脉冲发生器(从 LMK 发送单个脉冲)、即使是这样、相位差也不是每次都是恒定的。

    请参阅上述讨论中随附的 NCO_RESET PPT。

    对于 Sysref 脉冲发生 器、无需将 NCO 的频率保持为 SYSREF 的整数倍。

    e2e.ti.com/.../8203.NCO-RESET.ppt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavan、

    您需要确保 DAC 正确接收 SYSREF、并且 NCO 已正确同步。 请尝试以下操作以查看您的设置出现问题的位置:

    1.不要使用 NCO。 将地址0x24设置为0x0010、将地址0x5C 设置为0x1111、并使用连续 SYSREF 脉冲。 验证 DAC 输出是否同步。

    2.重复步骤1、但至少使用来自 LMK 的2个脉冲、尤其是当 SYSREF 是交流耦合进入 DAC 时。 验证输出是否同步。  

    3.重复步骤1,但启用 NCO。

    4.重复步骤2、但启用 NCO。

    此致、

    Jim

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jim

    如何确保 DAC 时钟对齐 ?? 是否有任何机制可以在不使用 SYSREF 的情况下验证 DAC 输出是否有效?

    DAC 时钟和 Sysref 需要交流耦合或直流耦合? 建议使用哪一个 ???  

    3.如果 Sysref 是交流耦合的。 Sysref OneShot 功能是否起作用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavan、

    如果 LMK 对2个 DAC 输出时钟使用相同的设置、它们将对齐。 DAC 输出对齐需要 SYSREF。 如果没有 SYSREF、输出就无法确定(子类1)。

     2.我建议 DAC 时钟采用交流耦合、SYSREF 采用直流耦合。 如果使用直流耦合、必须确保共模电平符合 DAC 数据表的指定值。  

    SYSREF 应至少具有三个脉冲、无论是交流耦合还是直流耦合。 这是同步时钟分频器逻辑和 JESD 逻辑所必需的。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jim

    我在 Sysref (DAC38J84)上执行 NCO 复位。 我有以下问题

    DAC 输出= 100MHz

    DAC 时钟= 1900MHz

    1. NCO 复位发生在 Sysref 的上升沿/下降沿??

    在本例中、我将更改我的 sysref 频率。 关于 Sysref 的上升沿、在不同的 sysref 频率下会在不同的时间进行复位。

    但对于 Sysref 的下降沿、复位始终在大约160ns 的固定时间发生。

    那么、我必须考虑上升沿还是下降沿?

    2.复位 NCO 所需的时钟周期数???

    在 Sysref 脉冲之后、会发生复位。  

    它是否取决于 Sysref 频率??

    是否有任何精确的公式来计算精确的时间段??

    重置 NCO 需要多少个时钟周期??

    我的 NCO 输出为100MHz。 现在我已将其配置为600MHz、但重置未完成。 现在它是否会在复位完成前保持100MHz 的输出??? 或者会有一些垃圾频率????

    请参见附加的图像

    情况 A:在复位前、所有3个 DAC 上都保持100 MHz。 复位频率更改为600MHz 后

     

    情况 b:NCO 为600MHz。 现在它更新为100MHz、复位未完成、但在 NCO 配置后、100MHz 复位正确后、600MHz 看起来会失真

    案例 C:现在已完成100MHz 至600MHz 的转换。 在两个 DAC 上、NCO 配置后100MHz 失真、但在1 DAC 上保持100MHz。

    那么,在什么时间点频率将更新??

    我看到异常行为。 有时、它在 Sysref 脉冲之后发生变化、有时它在谈论垃圾值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavan、

    请运行随附文档中的测试、以验证您是否正确接收到具有 DAC 的 SYSREF。 您是否对 SYSREF 使用交流或直流耦合?

    对每个 DAC 执行该测试。  

    其他一些评论:

    NCO 同步发生在所选同步的上升沿。

    混频器和 NCO 累加器 都必须设置为使用相同的同步源

    SYSREF 和 NCO 重新同步之间的延迟取决于 JESD 频率和插值。 由于需要进行时钟传递、因此不同设置的延迟有所不同。

    您必须小心、不要意外重新同步 CDRV_SER。

     此致、

    Jim

    e2e.ti.com/.../0550.SYSREF-trouble_2D00_shooting.docx

     

     

    此致、

    Jim

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jim

    我们将交流耦合用于 Sysref。

    此交流耦合路径是否可以接受单次 Sysref 脉冲??

    我们能够在连续 Sysref 上复位 NCO、但如果我们发送单脉冲 Sysref、则会多次发生 NCO 复位、延迟也会发生变化。

     LMK 和 DAC 之间的确切硬件 Sysref 路径(电阻器和电容器组合)是什么,以便 NCO 在连续 sysref 和脉冲 sysref 上都进行复位?

     SYSREF 的推荐标准是什么? LVPECL 或 LCPECL??

    数据表中提到了 LVPECL、但对于直流耦合 Sysref、LVPECL 标准不起作用   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pavan、

    您可以使用交流或直流耦合。 如果使用直流耦合、LMK 应使用 LCPECL 模式和电阻器 PIE 网络、以将共模电压设置为正确的电平。 请参阅随附的 EVM 原理图。

    如果使用交流耦合、根据脉冲周期和使用的电容、可能需要发送两到三个脉冲。 为了正确初始化时钟和 JESD 逻辑块、DAC 需要至少2个脉冲。

    有关更多信息、请参阅随附的文档。

    此致、

    Jim

    e2e.ti.com/.../8540.DAC3XJ8XEVM_2D00_SCH_5F00_D.pdfe2e.ti.com/.../6332.Device-Initialization-and-SYSREF-Configuration.pdf

x 出现错误。请重试或与管理员联系。