• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 457 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC108S085：TMS320F280049

admin
Guru**** 2392095 points
Other Parts Discussed in Thread: DAC108S085, TMS320F280049

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/962461/dac108s085-tms320f280049

器件型号：DAC108S085
主题中讨论的其他器件： TMS320F280049

您好，

 我的 DAC108S085有问题。 说明手册说 TSS 的最小值为3-10ns、最大值为(1/fSCLK - 3)。 我使用 TMS320F280049将这个 DAC 模块化连接、但是它的 TSS 输出参数不能满足 DAC 芯片的要求。  

那么、我有两个问题、

1. TSS 值是否应在上述范围内

2.是否可以更改 TMS320F280049的 TSS 值？ 我找不到要配置的方法。

希望答复。

谢谢

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    SCLK 下降沿(TSS)之前的同步建立时间应该介于3 - 10ns 之间。 最大值取决于您的 SCLK 频率。 例如、如果 SCLK = 30MHz、

    TSS 最大值应为30ns。 要正确锁存数据、应在该范围内。

    配置 DAC 时遇到什么困难？

    此致、

    AK

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Akhilesh

    tms320f280049的输出如下所示。

    SCLK = 1MHz

    根据 DAC108S085手册：
    最大 TSS = 997ns
    最大 tsh = 997ns

    但实际上、TMS320F280049的输出是
    TSS = 2000ns
    TSH = 480ns
    TSS 值不能满足 DAC 的要求

    那么、如果这是我无法配置 DAC 芯片的原因吗？

    我尝试配置 DSP 的输出、但我找不到配置此 DSP 参数的方法

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我没有资格回答有关 TMS320 DSP 的问题。 您能否在 DSP 论坛中发布同样的内容、以便相关技术人员能够为您提供帮助？

    另请注意、使 SCLK 空闲状态变为高电平。

    由于此问题与 DAC 无关、我将关闭此主题。  

    请在 DSP 论坛中发布相同的内容。

    此致、

    AK

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kelvin / Akhilesh、

    我假设您使用 F280049 SPI 作为主设备与 DAC108S085通信吗？

    DAC108S085中的 SYNC 引脚是否与 SPI 中的片选相似？ 根据 DAC 数据表中的说明、它看起来更像是帧同步引脚。 请确认。

    此致、

    曼诺伊

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Manoj、

    你是对的。 当该引脚变为低电平时、数据将在 SCLK 的下降沿写入 DAC 的输入移位寄存器。 在 SCLK 的第16个下降边沿之后、SYNC 的上升边沿会导致 DAC 被更新。 如果 SYNC 在 SCLK 的第15个下降边沿前变为高电平、那么 SYNC 的上升边沿将作为一个中断并且写入序列被 DAC 忽略。

    nSYNC 输入也有最短的高电平时间。

    此致、

    AK

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    AK /开尔文、

    假设 SYNC 引脚具有与 SPISTE 引脚相似的功能、您可以尝试将 SPISTE 引脚设置为 GPIO 输出引脚。 通过这种方法、您可以在必要时控制 GPIO 引脚何时可以拉低(或)高。

    此致、

    曼诺伊

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Manoj、

    通过将 DSP SYNC 信号设置为"SPI_PROT_POL0PHA0"、我成功地配置了 DAC 模块化。

    谢谢   

    此致

    Kevin

  • 0
    TI__Guru**** 2392095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kevin、

    很棒！

    很高兴知道一切都是为您准备的。

    此致、

    曼诺伊