主题中讨论的其他器件: DAC3171、 CDCE62005
您好!
DAC3171EVM 的原理图(在 DAC_DACCLKC、DAC_DACCLK、DACCLKC、DACCLKC、DACCLKC 信号之后的左上角)显示了如下所示的电路:
(此图像来自 TI 的应用报告“差动 LVPECL、LVDS、HSTL 和 CML 之间的交流耦合”)
但是、根据数据表、输入时钟 DACCLKP/N 应该为 LVPECL (自偏置)。 我缺少什么? 这是耦合时钟信号的正确方法吗?
谢谢你。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
DAC3171EVM 的原理图(在 DAC_DACCLKC、DAC_DACCLK、DACCLKC、DACCLKC、DACCLKC 信号之后的左上角)显示了如下所示的电路:
(此图像来自 TI 的应用报告“差动 LVPECL、LVDS、HSTL 和 CML 之间的交流耦合”)
但是、根据数据表、输入时钟 DACCLKP/N 应该为 LVPECL (自偏置)。 我缺少什么? 这是耦合时钟信号的正确方法吗?
谢谢你。