请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1252 为了方便系统、我们考虑在1tDRDY 周期内采集数据。
(当然、启动后的5个周期会被丢弃。)
我们希望有证据表明，即使仅将第6个周期的数据用作有效数据，也不会有任何问题。
虽然数据表中有一个转换周期的描述、但是没有描述模拟值成为转换数据的时序、所以我问了这样一个问题。
很抱歉重复我的操作。
我将再次写入。
是否附上了图？
您好、
从 ADS1252 (如下所示)的图12中可以看到、ADC 有两种模式：DRDY 模式和 DOUT 模式。 您应该监控 DRDY、以了解数据何时准备就绪、可由 ADC 随时钟移出。
该器件需要时间 T4对模拟输入进行采样和转换。 当数据就绪时、DRDY 将在时间 T2变为低电平、然后在时间 T3变为高电平。 根据表2，T2和 T3均为6*CLK (典型值)。
此时、器件会更改为 DOUT 模式、您必须在该模式下发布24个 SCLK 才能获取转换结果。 这必须在表2 (348*CLK)中 DOUT 模式给出的时间内完成、或者随着下一个采样周期开始、数据可能会损坏。 换言之、ADS1252没有集成缓冲器来保持数据超过1倍的转换周期、因此请确保满足表2中的时序。
另请注意、在启动时、数据在您看到6个 DRDY 脉冲之前无效、如数据表中所述。 这是为了给数字滤波器留出"填充"的时间、因为它是一个 SINc5滤波器。
我希望这能帮助您使 ADS1252适用于您的应用。
布莱恩
