This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/927797/dac38j84-multi-dac-synchronization
你(们)好
我正在处理多 DAC 同步。
有8个 DAC、我通过 3个不同的 LMK 为8个 DAC 提供时钟
我通过切换 LMK04826中的 SYNC_POLL 位来同步 LMK 的所有输出时钟
现在、如何实现同步？？
如何使用 Sysref？？
请指引我
您好！
请参阅以下应用手册：
有关 LMK04826的相关问题、请在时钟论坛上发帖。 谢谢你
－Kang
我需要一些有关 DAC 中 RBD 缓冲器的信息。
我的理解
RBD = 1 => 缓冲器释放点位于 LMFC 时钟上升沿
RBD = X => 缓冲区释放点位于 LMFC 时钟上升沿之后的 X 帧时钟周期
这是正确的吗？？
请查找所附图片
在我的设计中、我有1个 LMK 和3个 DAC
所有 LMK 时钟输出均同步
现在、我对所有 DAC 使用相同的 RBD 值
f = 1
K = 31
RBD = 16
然后、2个 DAC 输出同步、1个 DAC 输出不同步
我需要调整该 DAC 的 RBD 缓冲器
为什么在不调整 RBD 缓冲器的情况下所有三个都不同步？？
是因为 FPGA 到 DAC 的数据路径延迟？？？
RBD 取决于系统、因为缓冲器用于吸收延迟差(PCB 布局+ FPGA JESD IP 配置/延迟)。 因此、对于每个唯一的项目、将有不同的 RBD 设置适用于系统。
RBD 设置是循环的。 将 RBD 置于中间并不意味着它具有最佳的优化延迟补偿。 有关详细信息、请参阅前面所附应用手册的图6。
在我的定制板中、我有2个 LMKs 和5个 DAC
3个 DAC 连接到 LMK 1、2个 DAC 连接到 LMK 2
我尝试同步所有 DAC
案例1： 在我的设计中，为了使所有 DAC 保持同步，我已经对来自 DAC 的所有同步进行了操作。
那么、所有 JESD 都不会进入数据阶段。 所有这些都在 CGS 阶段完成
案例2：在我的设计中，我没有完成5个 DAC 的同步，那么所有5个 DAC 都将进入数据阶段。
对于多 DAC 同步、建议对和所有同步信号进行同步。 它是否正确？？
那么为什么我的 DAC 不会进入数据阶段。 什么可能导致此问题？？
基于 JESD204B、SYNCOUT 信号的组合不是确定性延迟的要求。 只有 RBD 版本才需要设置为适合所有器件。
对于情况1、您需要确保和逻辑正确完成、并且 DAC 之间的延迟差异在一个多帧(LMFC)内。
另请确保 LMK1和 LMK2通过 PLL1锁相
