This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/923343/dac8750-what-is-latch-up-tolerance-of-dac8750
大家好、
我的一位客户正在考虑将 DAC8750用于他们的新产品。
在考虑使用半导体器件时、它们始终检查 ESD 和闩锁容差。
他们可以通过器件数据表了解 ESD 额定值。
但数据表未显示闩锁容差。
您能给我什么是 DAC8750的闩锁容差？
是100mA 吗？
非常感谢您的答复。
请注意、
Kazuya。
Nakai San、
"闩锁容差"不是我听说过的正式或传统规范。 该数据表以重复的方式为3kV 和1kV 的 HBM 和 CDM ESD 模型提供了传统的 JEDEC ESD 规格。
我需要有关"闩锁容差"的更多详细信息/澄清、以便在那里提供任何指导。
尊敬的 Kevin：
感谢您的回复。
我可以再问几个问题吗？
问题1. DAC8750是否通过了 TI 闩锁测试？
问题2. 如果问题1回答是、锁存测试标准是什么？ 它是+/-100mA 吗？
您能回答一下 DAC8750在新产品中的应用吗？
再次感谢、致以诚挚的问候、
您好 Kazuya、
1.是的、在公开发布之前、作为资质认证流程的一部分、下面的 DAC8750进行了锁存测试。 是的、它已经通过了闩锁测试。
2.是的、用于测试的电流电平为+/-100mA。
此致、
请
您好、Reza、
非常感谢您的回复。
对客户和我都很有帮助。
