[参考译文] ADS1260：SPI 计时以及如何处理未使用的引脚(AIN2/3/4、COM)

大家好、Noriyuki-San、

我可以提供帮助。

1. 我对时序图有以下评论：
    
   
   1. 除非 ADS1260要在单次模式下使用(即一次转换完成后 ADC 停止并等待直到 MCU 请求新的转换)、否则 START 引脚可保持高电平。 在数据表的图4中、START 引脚为脉冲低电平以指示最短低电平时间、但这不是要求！ START 变为高电平后、客户可以选择将其保持为高电平(以执行连续转换)或将其恢复为低电平(以执行一次转换并停止)。
       
   2. 注意：START 变为高电平后、/DRDY 可能会在两个 fCLK 周期前变为高电平。
       
   3. 由于数字滤波器趋稳、ADS1261的第一个转换结果总是需要更长的时间。 因此、您将看到、从 START 变为高电平到/DRDY 变为低电平时、将出现 t (STDR)延迟 、如数据表中的表8所示。 对于随后的所有转换结果、/DRDY 下降沿之间的时间将为100ms (假设数据速率为10SPS、时钟频率为7.3728MHz)。
       
   4. 注意：START 引脚不需要在/DRDY 下降沿之后变为低电平、除非您希望停止下一次转换。 如果它在100个 fCLK 周期后变为低电平、那么在 ADC 停止前、将再完成一个转换。
       
   5. /CS 在/DRDY 下降沿之后的任何时间都可能变为低电平。 但是、越早越好、因为它允许您在下一个/DRDY 下降沿之前最长时间输出数据。
      
      
   6. 如果 START 引脚为低电平、您可以随时选择将其设置为高电平以开始新的转换。 请注意、像这样切换 START 引脚可能会改变输出数据速率、具体取决于切换的时间。
      
      

2. 将未使用的输入绑定到 GND 没有问题。 但是、可能会有稍大的泄漏电流(大约几十 pA 到几 nA)通过 CMOS 传输门的 NMOS 晶体管从 AVDD 流向 GND。 我们发现、将未使用的输入绑定到更高的电压电势通常会导致略低的泄漏电流。 将未使用的输入连接到 AVDD 可最大限度地减少 NMOS 泄漏、但会增加 PMOS 泄漏。 连接到1/2 Vs 电压可最大限度地减小 NMOS 和 PMOS 晶体管的总组合泄漏电流。