[参考译文] ADC12DJ5200RF：sysref

您好、Rob

感谢您的回复。

但我 直接将 ADC 的 sysref 引脚接地、并仅将 sysref 发送  到 FPGA、然后建立链路。 它显示 Sync 仅被上拉而未下拉。

但是、该手册指出、仅当脉冲同时发送到 ADC 和 FPGA 且 LMFC 复位时、同步才会进入此状态。  如何解释这种不正常情况？

还是可以通过将 sysref 引脚接地来建立链路、并且 LMFC 不会通过 sysref 脉冲进行复位？

此致、

Ty

您好、Ty、

FPGA 交流耦合还是直流耦合的 sysref？

sysref 引脚如何从 ADC 接地？ sysref 引脚是直接接地、还是通过交流耦合电容接地、还是通过其他方式？

此致、

Rob

尊敬的 Rob、您好

原始图如下所示、我参考了"TIDA-010128 ：适用于12位数字转换器的可扩展20.8GSPS 参考设计"。 但是、当我向 ADC 和 FPGA 发送 sysref 脉冲时、SYNC 信号 会偶尔被下拉。

然后、我将原理图更改为以下、即 ADC12DJ5200的 sysref 引脚直接通过直流耦合接地：

因此、我发布了我的问题：

"但我 直接 将 ADC 的 sysref 引脚接地、只将 sysref 发送  到 FPGA、然后建立了链路。 它显示 Sync 仅被上拉而未下拉。

但是、该手册指出、仅当脉冲同时发送到 ADC 和 FPGA 且 LMFC 复位时、同步才会进入此状态。  如何解释这种不正常情况？

还是可以通过将 sysref 引脚接地来建立链路、并且 LMFC 不会通过 sysref 脉冲进行复位？"

期待您的回复。

此致、

Ty

非常感谢！ Rob。

问题1的答案：在 JMODE1中、使用 DDR 采样时钟方法时、采样率频率为10GSPS。

 问题2的答案：sysref 的频率为3.90625MHz。(R*FS/10/F/K/n)

然后、我认识到 sysref 信号用于具有确定性延迟的多器件。

我感到困惑 的是、如果我想将多器件与时间戳方法同步、则手册会说当 N'等于12位时、12位的 LSB 表示时间戳位。 问题是我如何 识别 LSB、时间戳位或采样数据 LSB 位的含义？

此致、

再次感谢、

Ty

尊敬的 Bob：

我也有类似的问题。

"rr：只有当两个或多个器件将同步时才需要 sysref、启动链接时不需要 sysref。" "当两个或多个器件同步时"是指两个传输？ 当一个发送和一个接收器将同步时是否需要 sysref？

此致、

 鄂州

您好、Hezhou、

您的类似问题是什么？ 请直接提出您的问题并描述您的问题...我只看到上面 E2E 主题的回复副本。

此致、

Rob