请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC3161 大家好、
我是否可以使用一个提供给 1：2缓冲 器和 输入 到 DACCLKP/N 和 DATACLKP/N 的 CLK 信号？
DACCLKP/N 和 DATACLKP/N
大家好、
我是否可以使用一个提供给 1：2缓冲 器和 输入 到 DACCLKP/N 和 DATACLKP/N 的 CLK 信号？
DACCLKP/N 和 DATACLKP/N
你好、Jimmy、
通常、DATACLK 在 FPGA 中生成、并与数据一起发送到 DAC。 数据和 DATACLK 将需要满足设置和保持时间要求、以便在 DAC 中正确锁存数据。 通常、FPGA 的 DACCLK 和 REF 时钟(用于驱动 DATACLK)来自相同的源。 EVM 原理图以了解更多信息。
此致、
Neeraj
