请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ5200RF 主题中讨论的其他器件： LMK00304、 LMX2594、 LMK04828、 LMK04832、 DS90LV032A
您好！
我正在设计具有4个 adc12dj5200RF 的多通道接收器板。 请告诉我是否有任何相同的参考设计。
此致、
Pratiksha
您好！
我正在设计具有4个 adc12dj5200RF 的多通道接收器板。 请告诉我是否有任何相同的参考设计。
此致、
Pratiksha
您好！
感谢您的快速回复。
请澄清以下问题。
1.是否必须将 ADC 稳压器与外部时钟同步(请参阅 ADC12DJ5200EVM 原理图的第11/13页？)
请查阅随附的时钟方案，并告知我是否需要作出任何更正。
注意：不提供外部射频时钟。 但是、系统中将提供外部射频基准。
建议的时钟方案：
LMK00304接收外部时钟参考和板载参考。 根据选择控制、它选择内部或外部基准并 生成两个输入信号副本。
答：LMK00304有一个副本、可生成两个输入信号副本。
一、第一个输出提供给一个 LMX2594、该 LMX2594输出两个射频时钟。 这两个射频时钟作为采样时钟提供给第一个和第二个 ADC。
二 同样、第二个输出被提供给第二个 LMX2594以生成两个射频时钟。 这些射频时钟作为采样时钟提供给第三个和第四个 ADC。
b.第二个副本提供给 LMK04828。 它为4个 ADC 生成 SYSREF 信号、为 FPGA 生成 SYSREF 信号、为 JESD 数据传输生成 MGT 时钟、并为 LMX IC 生成 SYNC 和 SYSREFREQ。
由 LMK04828生成的 SYNC 信号通过 LMK00304进行缓冲、以便为用于生成 ADC 采样时钟的两个 LMX2594 IC 生成两个 SYNC 信号副本。
同样、由 LMK04828生成的 SYSREFREQ 通过 LMK00304进行缓冲、以生成两个副本、并作为 SYSREFREQ 输入提供给两个 LMX2594 IC。
您好 Pratiksha、
请参见附加的时钟设计。
此致、
Rob
您好 Pratiksha、
我相信我们已经根据您的要求提供了时钟方案。
发生了什么变化？
此致、
Rob
您好 Pratiksha、
[引用 user="Pratiksha Halijwale1"]LMK04832 最多支持7个 SYSREF 输出[/引用]
与 LMK04828不同、LMK04832上的每个输出都可以路由为 SYSREF 输出、因此实际上 LMK04832支持14个差分 SYSREF 输出。
此外、LMK04832在奇数输出和 CLKout8/10上支持3.3V LVCMOS 格式、并允许从 CLKout/CLKout*引脚发出极性相同的双路单端信号(数据表表表表25中的完整说明)。 更进一步、LMK04832允许在运行期间以无干扰的方式屏蔽各个 SYSREF 输出、以便一次仅激活某些输出(数据表表表表表中的完整说明为)
根据我的计算、ADC 需要8个 SYSREF、FPGA 需要1个 SYSREF、以及4个 MGT_ADC 时钟。 这会留下一个空闲的 LMK04832输出、以处理两个 LMX2594的剩余 SYNC/SYSREF_REQ 操作。 但您没有使用 LMX2594生成 SYSREF 请求(图中显示了 RFoutB 进入 ADC)、因此实际上您只需要两个 LVCMOS 同步信号。 剩余的 LMK04832输出可配置为两个单端同步信号、无需 DS90LV032A 或任何其他缓冲器。
根据您用于 LMX 同步信号的 LMK04832 CLKout、该对中的另一个输出也可能激活并产生 SYSREF 输出。 例如、如果您将 FPGA SYSREF 放在 CLKout2上、将 LMX 同步信号放在 CLKout3上、即使您屏蔽了其他 SYSREF 输出、尝试从 CLKout3生成同步信号也会从 CLKout2引出脉冲。 只要您的 FPGA 或 ADC SYSREF 输入可以在 LMX2594同步发生时暂时禁用或忽略、就不会出现将它们组合在一起的问题。 然后、您可以在 LMX2594中设置 INPIN_IGNORE 以忽略 SYNC 引脚上的噪声、并关闭 SYNC 信号的输出格式缓冲器、以避免在发出 SYSREF 脉冲时意外同步 LMX2594时钟。
此致、
