[参考译文] ADS1299：用于两个 ADS1299标准配置的 CLKSEL

您好、Jabrane、

该图显示了两个器件使用相同的外部 CLK 源计时。 如果您没有使用外部时钟来驱动器件1和器件2、如图所示、则可以使用器件1的内部振荡器时钟来驱动器件2。 请参阅数据表中的第9.3.2.2节、了解如何使用 CLKSEL 引脚和 CLK_EN 寄存器位设置内部振荡器。

谢谢。

-TC

尊敬的 TC：

感谢您的快速响应。

我现在理解您的观点

在我的情况下、两个芯片 CLKSEL 均输出为高电平。 因此、两个芯片都在使用内部振荡器。 我的问题是、转换开始后第二个 DRDY 芯片信号与第一个信号不同步、如下所示。

 这可能是由于 CLK 问题造成的吗？

您好、Jabrane、

如果两个器件都使用内部振荡器、则两个器件的时钟不同步、并且两个器件的 DRDY 信号将不会同步、如图69所示、当您发出 START 脉冲时。  如果您发出至少2个时钟周期的 START 信号、则 DRDY 将处于彼此之间的+/-1 CLK 周期内。  

谢谢。

-TC

尊敬的 TC：

如果我使用两个不同的 DRDY 作为反馈以良好的采样频率运行代码、 这是否会导致同步问题？

您好、Jabrane、

如果您可以向两个器件发出具有至少2个时钟周期的相同 START 信号、则 DRDY 应处于彼此之间的+/-1 CLK 周期内。 在这种情况下、只要有足够的时间检索所有 SPI 数据、就可以使用一个 DRDY 作为采集例程的反馈。 无需使用两个不同的 DRDY 作为反馈来运行代码。

谢谢。

-TC

尊敬的 TC：  

感谢您的重播、我将尽我所能。

您是否知道为什么我获得低振幅信号？

谢谢、

您好、Jabrane、

您可以使用内部生成的测试信号来验证系统的信号链是否按预期工作。 有关如何为器件设置测试信号的更多详细信息、请参阅数据表的第9.3.1.1.2节(第21页)。  

谢谢。

-TC

尊敬的 TC：  

我已经针对方波信号进行了这个计算、我得到了从2000到-2000的值

对吗？

您好、Jabrane、

这一切取决于测试信号设置以及您使用的 VREF。  您可以在《ADS1299 EEG 前端性能演示套件用户指南》的图20中看到预期的测试信号输出。   

谢谢。

-TC