This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
e2e.ti.com/.../3377.App-Note.pdfTuyendn、
此器件没有可用的校准。 请参阅随附的应用手册。 这可能有助于您尝试使用 此器件执行的操作。
此致、
Jim
您能看到链接 www.youtube.com/watch
Tuyendn、
您确切希望我们分析什么? 您提供的是哪种类型的输入? 您看到的确切问题是什么? 这是定制板吗?
如果是、您能否发送原理图?
附件是来自 TI ADS42JB69EVM 且无输入的数据。 0MHz 时没有任何问题的迹象。
此致、
Jim
尊敬的 Jim:
请检查文件
e2e.ti.com/.../_5B00_03_5D00_-_2D00_-FPGA-_2D00_-BANK-223-ADC.pdf
Tuyendn、
请执行以下操作:
1.将 CTRL 1和2设置为 GND。
2.删除 R43、R45、R47、R44、R46和 R48。
3.确保 CLK 输入为交流耦合。
4.在电源和时钟出现后发出硬复位。
5.建立 JESD204B 链路后,关闭 SYSREF。
此致、
Jim