请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1282 您好！
我正在尝试计算从采样到 DRDY#置位的时间。 该器件在 连续读取数据模式、 4.096MHz 时钟、4000SPS、 连续同步模式、 线性相位、 SINC + LPF 滤波器和 HPF 被禁用(FILTR[1：0]= 10)。
我们如何计算通过管道的延迟？
提前感谢！
您好 Mikael、
ADS1282是一款 Δ-Σ ADC、对输入信号进行过采样、然后在数字滤波器级抽取数据。 可编程数据速率决定了滤波器的抽取率：
因此、在单个数据采集和/DRDY 变为低电平之间实际上没有明确的周期。 但是、如果您询问从数据采集开始到/DRDY 变为低电平("稳定时间")或/DRDY 下降沿之间的时间周期("数据速率")的流水线延迟、则可以根据 ADS1282数据表中表10和表35所示的公式计算这些延迟。 对于标称4.096MHz fCLK 频率、以下时间为：
尊敬的 Chris：
感谢您始终及时准确地回答问题！
但是、我不确定我们是否了解如何定义"稳定时间"。 我进行了一些测试、发现 ADC 中的实际延迟在4000个样本/秒时介于6.9ms 和7.1ms 之间-除非我们的时间戳错误。
我使用通过简单 LP 滤波器馈送的1PPS (用于同步所有 ADC)、以将上升时间保持在奈奎斯特以下。 采样率为4000、ADC 的输入如下所示(黄色为1PPS、蓝色为信号馈入 ADC)：
ADC 中记录的信号如下所示：
当我们计算正边沿的开始时间(使用我们的时间戳采样数据)时、我们将得到大约 6.9ms 和7.1ms 的延迟、这对应于从数据到达 ADC 直到 DRDY 被置为有效且数据被读出和计时的测量延迟。
所以，我想问：我们是否误解了“稳定时间”这个词，表格是否错误，或我们是否在时间戳方面做了一些错误？
提前感谢！
Mike
尊敬的 Mike：
如果我理解正确、则 ADS1282会持续转换、然后提供一种阶跃输入并观察输出的响应、该响应滞后约7ms。
我想您看到的是群延迟。 当您向 FIR 滤波器应用阶跃输入时、您将看到以下响应：
ADS1282 FIR 滤波器的稳定时间大约为62个转换周期。 您可以认为该滤波器具有62个抽头、因此稳定时间是步进输入完全通过所有滤波器抽头传播所需的时间。 另一方面、群延迟约为32个转换周期或线性相位滤波器设置时间的大约1/2 (这似乎与4kSPS FIR 滤波器的15ms 稳定时间很吻合)。 虽然更快地观察到输出阶跃、但最终的稳定值会晚得多。
上述图的标度可能会产生一些误导、因为它看起来好像滤波器在群延迟后很快就稳定下来； 不过、请记住、输出数据为31位宽(1 LSB 可能小于1nV、具体取决于基准电压和 PGA 增益)、因此振铃会继续超过上图中可见的值。
