您好!
我想知道、如果我更改 f (clk)、 转换时间和采集时间会如何变化?
如果我想 提高系统精度, 它与 f(clk)有关吗?
最好有相关的技术文档。
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
对于 ADS7223及其配套器件、f (clk)并不真正控制采集时间。 不过、它确实控制转换时间。 12位器件需要14个时钟周期才能完成其转换周期。 转换完成后、器件会自动返回到采集模式。 在下一次应用 CONVST 输入之前、它将一直保持在采集模式。
为了提高精度、您可以更长时间地保持采集模式(在应用 CONVST 之间有更多的时间)、但会以吞吐量为代价。 例如、在1MSPS 的最快吞吐量和20MHz 的 f (clk)下、最小采集时间为100ns、假设每1uS 应用一次 CONVST。 如果将 f (clk)保持在20MHz、并将 CONVST 应用之间的时间增加100ns、则采集时间增加100ns。 您的吞吐量现在为1.1uS 或909kSPS。