您好、先生、
我们将 ADC32RF45 EVM 板用于 Polarfire 收发器。
输入射频频率：信号发生器150 MHz
OSCin：122.88兆赫
时钟源为 LMX2582至 ADC 为1536Msps
根据 ADC 的数据表、LMFS = 4421
具有复杂输出的 DDC 单频带
在 JESD204b 配置中、k = 8
请求同步
k28.5混合 ADC
对于 LMK0408输出时钟部分：8分频
请建议我获取 ADC 的参考时钟以及 SYNC 和 SYSREF 生成
谢谢
Roja Veereddy
您好、Roja、
您使用的抽取因子是什么？
对 EVM 进行编程后、您是否看到 LED D4 (PLL2锁定)亮起？ 该绿色 LED 应在对 LMK 进行编程后亮起。
对于1536MSPS 模式、当使用 TSW14J56EVM 时、 在单击"Program EVM"按钮后、在 HSDC Pro 中进行捕获之前、要正确设置 FPGA 输出时钟、必须将"CLKout 0和1"的 DCLK 分频器加倍(在"LMK04828"选项卡中的"时钟输出"选项卡中、如下所示)。
此致、
Vijay
您好、Roja Veereddy、
我已经使用 TSW14J56EVM 验证了 ADC32RF45EVM 上的此模式。 我能够使用 ADC32RF80_40x_LMF_4421 (在选择 ADC 下拉菜单中)在 HSDC Pro 中捕获 ADC 输出数据。 这意味着 TSW14J56EVM 接收到192M FPGA JESD 时钟。
EVM GUI 配置屏幕截图：
单击"Program EVM"按钮后、在 HSDC Pro 中进行捕获之前、要为1536MSPS 正确设置 FPGA 输出时钟、请在"LMK04828"选项卡中的"时钟输出"选项卡中双 DCLK 分频器、如下所示。
您还提到编程期间 LED D4打开(绿色)、因此 LMK PLL 2锁定在3072MHz。 使用/16分频器时、DCLKOUT0输出应为192MHz 时钟。该时钟网络名称在 ADC32RF45EVM 原理图中为'FPGA_JESD_CLKP/M' 。该时钟连接到 FMC 引脚 D4和 D5。 请仔细检查是否探测了正确的针脚。
此致、
Vijay
您好、Roja Veereddy、
对于该模式、默认情况下、RX 通道速率为 7.68Gbps、GUI 编程的 K 为16。
可以在下面的 e2e 线程中找到通道速率计算：
另请注意、默认情况下、GUI 配置会反转 SYNCB 极性。 可以使用 GUI 中的以下突出显示复选框来更改它。
此致、
Vijay
