[参考译文] ADC128S102：ADC128S102数据表查询

您好！

1. 该器件在三种不同的条件下进入跟踪模式(或对输入进行采样)。

A. CS 变为低电平、SCLK 为高电平。 ADC 在 SCLK 的第一个下降沿开始采样。

b. CS 变为低电平、SCLK 为低电平。 ADC 在 CS 的下降沿自动开始对输入进行采样。 这被视为 SCLK 的第一个下降边沿。

C. CS 和 SCLK 同时变为低电平。 ADC 在信号的这个下降沿开始自动采样

ADC 停止对输入进行采样、并在 SCLK 的第5个下降沿将其转换为数字等效器件

2.正确

3.正确

4.正确

在第5个时钟的下降沿。 其余正确

6.是的。 但不建议这样做。 虽然您可以在多次转换中通过主机将 CS 保持为低电平，但不建议永久将 CS 连接为低电平。 这样做将消除释放总线的任何可能性、如果发生任何时钟计时或计数问题、CS 将无法释放以解决该问题。  

此致

Cynthia