[参考译文] TSW14J10EVM：使用 DAC39J84、TSW14J10和 Xilinx KC705进行设计

星型、

Q1：如果使用 HSDC PRO、我是否仍可以在 FPGA 中使用 DSP 或其他定制算法？ 否 该固件经过设置、允许从 FPGA 到 TSW1410EVM 以及从 PC 进行数据传输。

如果不是、我是否仍然需要使用插入器 TSW14j10？ 是的。 插入器在 PC 和 FPGA 之间提供 USB 接口。

Q2：我在 TSW14J10EVM 产品文件夹中下载了 Xilinx 固件源文件、并通过运行脚本文件生成了 Vivado 项目。 该项目具有 JESD204B 内核和 SDK 源代码的接口。  

我们需要在哪个条件下使用源代码？ 对于我来说、我是否需要修改 Vivado 项目并添加我自己的 RTL？ 源代码提供了一个 JESD204B 接口、允许您将其取下并访问16位并行数据。 该代码是 Xilinx 使用 Vivado 的旧版本创建的、如果不进行重大更改、您将无法使用较新版本重新编译该代码。 您可能需要就此与 Xilinx 联系。

Q3：我需要使用 DAC 从通道传输3个不同的信号、这是可能的吗？ 在演示中、加载图形文件后、来自不同通道的信号仅具有相移。 我不确定它是否可以传输 4个完全不同的信号。 您可以将此 器件作为 4个单独的 DAC 运行、每个 DAC 具有不同的输出。 其中两个输出交换了进入变压器的 P/N 信号、从而简化电路板布线。 这可能是您看到的班次。 您可以使用每个通道上的 DAC GUI 来反转 DAC 极性。

此致、

Jim

您好、Jim、

感谢您的回复。

Q1跟进：您提到内插器在 PC 和 FPGA 之间提供了一个接口、但 FPGA 本身支持 USB JTAG 连接到 PC。 由于我没有使用 HSDC，我是否仍然需要使用插入器卡。  简化我的设计是否有帮助？

Q2跟进：我下载了 Vivado 的旧版本、编译了该项目、在 Vivado 的最新版本中加载和升级该项目。 我可以从工程中生成位流文件。 我的问题是项目和.h .c 源代码的作用是什么？ 我的理解是、借助这些、我可以修改项目、生成我自己的固件并通过.c 文件进行设置、以便我可以摆脱 HSDC、对吗？

谢谢、

星号