This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J20EVM:SR#1-4595481663、PN:4265900004

Guru**** 1193590 points
Other Parts Discussed in Thread: ADS54J20, ADS54J20EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/793801/ads54j20evm-sr-1-4595481663-pn-4265900004

器件型号:ADS54J20EVM
主题中讨论的其他器件:ADS54J20

当使用 FPGA 配置 ADS54J20的寄存 器时、SPI 时序正常、SCK 频率为1MHz、配置模拟组时寄存器回读正常、配置 JESD 组时 SPI 无法回读。 SPI 链路似乎正常。 模拟组工作正常。  


是否有任何其他硬件问题导致此错误?  不同的电源? 还是任何其他配置 错误?

谢谢、期待您尽快回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peng、

    您必须首先在主数字页0x6800的地址0x00的位0写入"1"。 加载此页中的所有其他值后,必须从同一页中地址0xF7的0>1>0脉冲位1。 同时确保器件时钟和 SYSREF 正在运行。 请参阅随附的 EVM GUI 示例。

    此致、

    Jim

    e2e.ti.com/.../ADS54J20_5F00_2x_5F00_dec_5F00_lowpass_5F00_4222.cfg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    感谢您的澄清。

    在这种情况下,时钟和 SYSREF 信号不会运行。 PLL moudle 未启用。

    没有这些信号、就无法读取 JESD 组?
    谢谢。

    BR//
    Peng
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peng、

    SPI 状态机需要这些时钟。 请尝试使用这些测试工具进行测试。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jim,

    感谢您的帮助。  问题已解决。

    还有一个问题, PLL 模块已启用(最高1G 时钟),JESD 组正常工作。  我能不能认为 PLL 模块、时钟和 sysref 的输出 在 功能上一般都可以。

    我还没有完成 PLL 模块的测试。

    非常感谢。

    BR//

    Peng

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peng、

    很高兴听到这个消息。 您能更详细地解释一下您的 PLL 模块问题吗? 我不知道你要求什么。 您是指向 ADC 提供时钟和 SYSREF 的器件吗?  

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、
    PLL 模块配置参考 EVM 板级配置文件。 PLL moudle 被启用、JESD 组正常工作。 到目前为止、没有问题、我只想知道我的 PLL 模块是提供正确的 SYSREF 和时钟、SPI 可以正常工作、还是只要有时钟和 SYSREF 数据输入、SPI 就可以工作。 接下来是系统调试,肯定会有更多的问题。希望您能有更好的支持,非常感谢。

    BR//
    Peng
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peng、

    您是否将 TI ADS54J20EVM 与 FPGA 板配合使用? 如果是、GUI 加载到板载 LMK 中的配置文件允许器件在加载文件后提供适当的器件时钟和 SYSREF 信号。 您可以使用这些配置文件帮助您通过 SPI 接口发送正确的寄存器数据。 GUI 具有 ADC 和 LMK 的配置文件。 您必须始终首先对 LMK 进行编程、复位 ADC、然后对 ADC 进行编程。 否则、SPI 将不起作用。  

    此致、

    Jim