[参考译文] TSW14J56EVM：适用于 JESD204的 Intel-Altera 许可证

乔治

我唯一能想到的是使用30天免费试用许可证、创建一个.sof 文件、并通过 JTAG 连接器将此文件加载到 FPGA。

此致、

Jim  

感谢 Jim 的回答。  我考虑 了您的建议(即"30天免费试用许可证")、并研究了 Altera 的 IP 许可证"抖动"。

在这两种情况下、我都遇到了麻烦。 我们有六个 TWW14J56EVM、每个都连接了8个 ADC/DAC 通道。 在确定需要添加到 Arria V GZ 的所有控制/同步功能之前、我预计会有许多迭代。 我希望这需要30天以上的时间、而这许多 EVM 的抖动并不实用。

我意识到该 EVM 并非针对这样的"演示"情形、但我希望 TI 可能会与 Intel Altera 联系、并利用一些优势为我们提供 JESD IP 的扩展温度许可证、直到我们能够进行概念验证演示。 如果演示成功、我们将有资金使用自己的定制板设计六个 EVM (包括购买了 JESD IP 许可证的 Altera FPGA、更不用说许多 TI ADC/DAC)。  

我还直接与 Intel-Altera 一起使用此工具、但没有得到太多响应(即在其层次结构中找不到正确的"决策者")。

谢谢、

乔治

乔治

向我发送您的电子邮件地址和公司信息、然后我会将其传递给我的英特尔联系人。

此致、

Jim

乔治

TSW14J57EVM 使用 Arria 10器件。 TSW14J56和57在 TI 网站的产品文件夹下都有示例设计、版本应为最新版本。

此致、

Jim  

很抱歉、我的错别字 Jim、但很高兴知道57和56之间的区别。
关于您提到的示例设计、我已经查看了它们以及产品文件夹下的所有其他内容。 但是、MS Word 文档("6560.TSW14J56 RevD MC 固件设计文档.doc ")中的信息没有任何接近。 它具有 Arria V 设计的方框图、总线组织和一些工作原理。 如果只是最终版本而不是草稿。 这种级别的详细信息对我非常有帮助、因为我尝试在现有设计中添加一些控制/同步功能、而不会"中断"它。
我在 LinkedIn 上找到了 Soliton 合著者之一。 我会尝试直接联系他。
谢谢。
乔治·C.