• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 1 订户
  • 视图 368 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1298：连接原理图

admin
Guru**** 2837190 points

Other Parts Discussed in Thread: ADS1298

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/804040/ads1298-connection-schematics

器件型号：ADS1298

您好！

我正在使用一个 ADS1298实现一个电路、用于在差分模式下感应8个生物信号(EMG)。 我的目的是为 DVDD 提供1.8V 的单极电源、为 AVDD 提供3.3V 的单极电源(将由 ODROID 提供)、以使用内部电压基准、而 RLD 不使用电极。 与 ODROID 的连接通过具有4个常规通信通道的 SPI 实现。

我想知道是否有人可以检查我的原理图(随附)并在出现错误时为我提供帮助？ 我特别关注 ADS 引脚35、52、60、62。 我不排除其他引脚中的错误...

如果我忘记提供任何其他信息、请咨询。

提前感谢、
最棒的
索非亚拉斐尔

P.S. 在原理图中、为每个差分输入重复使用左侧的调节电路

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sofia、

    感谢您的发帖、欢迎来到我们的论坛！

    1. 引脚35正常。 这将禁用断电。  
    2. 引脚52正常。 这将选择内部主时钟。
    3. 如果未使用引脚60和62、则可以短接至 AVDD。 将它们悬空并不会产生不利影响、但将它们绑定到 AVDD 通常会降低噪声耦合和泄漏电流。

    输入信号似乎在放大器输出端进行交流耦合、但信号没有直流偏置。 ADS1298的输入必须保持在数据表中指定的输入共模范围内。 通常情况下、使用电阻分压器或上拉至 RLDOUT 来偏置接近1/2 Vs 的每个输入。

    此致、

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ryan、

    非常感谢您的快速回答以及您花时间回答我的问题。

    首先、在回答您最后的评论时、我认为我在引脚63中连接的电阻器以及与输入通道串联的电容器之后、实现了"在不使用 RLD 电极的情况下设置共模"的技巧。 图像中不太清楚、但对于每个输入、我遵循数据表中的图95。 它是否正确、或者我是否应该以其他方式进行？

    我还有一个关于 ADS 引脚27和29的问题。 它们是否可以保持浮动状态？

    非常感谢您的参与、
    最棒的
    索非亚拉斐尔
  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、索非亚、

    如果我误读了原理图、表示歉意。 很难看到每个10 M 电阻器的左侧在哪里、但如果您按照图95进行操作、则效果会很好！

    在每个放大器的输出端、您有100nF 的串联电容(即 C10)。 该串联电容构成一个高通滤波器、其220k 电阻接地(即 C9)。 截止频率似乎有点高=~7.23Hz、并且可以降低、但您所需的信号带宽实际上取决于您。 此外、在低通抗混叠滤波器(即 R7和 C7)之后、还有一个1uF 的电容与输入(即 C6)串联。 我认为您不需要这些1uF 电容器、因为输入已经是交流耦合的。

    我认为正确的方法是移除220k 电阻接地、并在100nF 电容器之后通过10M 欧姆将每个输入连接到 RLDOUT。 然后、您可以保留低通滤波器并直接连接到 ADC 输入。

    此致、
  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    非常感谢您的反馈、这真的很有帮助。

    最棒的
    索非亚拉斐尔

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！  
    当我尝试实现内部 生成的测试信号时、使用上面的配置会出现一些奇怪的行为。
    到目前为止、我得到的结果如下：  
    峰值约为60mV。 我原本希望得到频率为0.47Hz、1mV 或2mV 的方波。  
    在初始上电后、我读取 ADS1298的正确 ID、然后发送操作码：
        spi.write ([SDATAC])
        接收= SPI.transfer ([WREG、CONFIG3、0x00、0xC9])# C9 = 1100 1001
        接收= SPI.transfer ([WREG、CONFIG1、0x00、0x64])# 0110 0100
        接收= SPI.transfer ([WREG、CONFIG2、0x00、0x30])# 00110000
        接收= SPI.transfer ([WREG、CHnSET、0x00、0x05])
        spi.write ([start])
        spi.write ([RDATAC])
    然后、我设置一个用于检测 DRDY 中切换的函数。
    我已经尝试更改 SPI 通信的速度(200kHz、1MHz、3.9MHz)、结果没有改变。 我有  
    MODE_1中的 SPI；  
    CPHA = 1；
    CPOL = 0；  
    每个字8位的读取
    我的 mV 转换如下所示：
    VREF = 2.4；增益= 6； bits_per_channel = 24
    LSB =((2*Vref)/增益)/(2**位每通道-1)#伏
    然后、I XOR 3位读数为0x800000
    毫伏=((代码(十进制，XOR 的结果)-1)* LSB /增益)* 1000
    可以有人帮助我吗？
    祝你一切顺利、
    索非亚
  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    (抱歉收到第二条消息...)

    下面是一些 SCLK、DRDY、DOUT 和 CS 的示波器图像、这些图像可能对调试很有帮助。

    黄色 SCLK；蓝色 DRDY；

     

    黄色 SCLK；蓝色 CS

    黄色 SCLK 和蓝色 DOUT

    我希望有人能帮助我。 非常感谢。

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 TI 专家：

    我仍然没有解决这个问题... 任何建议都是非常值得欢迎的。

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、索非亚、

    在您的第一个示波器屏幕截图中、您的 SPI 通信似乎与下一个/DRDY 下降沿的发生重叠。 这会导致数据损坏、因为旧数据会立即被新数据覆盖。 在 RDATAC 模式下、您必须发送足够的 SCLK 来读取所有数据、然后下一个/DRDY 下降沿才会发生。  

    您的数据速率似乎约为8.3kHz、而您的 SCLK 仅为500kHz。 您可以尝试降低数据速率或增加 SCLK 频率。 此外、/DRDY 下降沿与您的第一个 SCLK 上升沿之间存在显著延迟。 尝试减少此延迟、以便为自己留出更多时间来读取数据。

    此致、

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我仍然没有解决这个问题。 它与我将配置1设置为1kSPS 时的数据速率为8.3kHz 有点矛盾。

    那么、在 RDATAC 模式下读取每个数据后 CS 信号变为高电平是否可能会将这些配置设置为默认配置、如第三幅图像中所示？

    我已尝试在复位脉冲后手动将 CS 设置为低电平、但 DRDY 未发出数据就绪信号... 它不能工作吗？

    关于数据就绪、它在下降沿之后就绪、或者它是否必须等待 DRDY 中的脉冲？

    很抱歉、您一直在犹豫、非常感谢您之前的输入

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我还会为 SDATAC 信号获取蓝色的 MOSI 信号、从下面的链接中所示的内容来看、该信号不正确、因为它应该在下一个操作码之前保持高电平。 这是否是问题的根源？ 如果是、您是否有任何问题(我在线路中有220k 用于将信号传入芯片)？  

    e2e.ti.com/.../911701

    Ryan、非常感谢您的耐心等待。

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、索非亚、

    如果数据速率看起来不正确、我建议先解决该问题。 BIOFAQ 页面中列出了一些常规调试步骤、可指导您验证器件功能和通信。 请记住、在不首先发送 SDATAC 命令以退出 RDATAC 模式的情况下、不能更改寄存器。 您能否确认您使用的是内部主时钟(2.048MHz)还是外部主时钟？ 如果是外部的、频率是多少？

    在每个 SPI 事务之间切换/CS 不会影响寄存器设置。 这些寄存器只应在一个/RESET 脉冲或下电上电后返回其默认状态。

    保持/CS 为低电平也是正常的。 这不应对/DRDY 引脚产生任何影响。 您是使用 START 引脚控制转换、还是使用 START/STOP SPI 命令(使 START 引脚保持低电平)？

    当您看到/DRDY 下降沿时、数据已准备就绪、可立即读取。 它将在下一个下降沿之前的瞬间被新数据覆盖。

    此致、

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    SDATAC 命令对我来说是正确的。 当微控制器上的 MOSI 引脚变为低阻抗或高阻抗时、由于电容器探头的作用、上的"尾"可能来自电压缓慢放电。 只要在 SCLK 下降沿期间一个 SIT 保持足够高、ADC 就应该正确读取这个位。 您链接的帖子中的图像使用逻辑分析仪、因此波形仅转换为数字高/低电平。

    此致、