请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS1278 根据数据表中 SPI 格式时序规范表中显示的最小 t_SCLK、 ADS1278 SCLK 频率似乎被限制在主时钟频率。
这是硬性限制、还是只是为了获得最佳性能而推荐的限制? 如果 f_SCLK 快于 f_CLK、会发生什么情况?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.