请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12D500RF 自2015年以来、我们一直在进行一项工作设计、其中包含 ADC12D500RF 并记录 I 和 Q 通道、这显示出我们从未见过的奇怪行为。 尽管已验证输入是不同的、但每个通道的 ADC 输出是相同的。 ADC 是否处于导致这种情况的某种模式、可能是其中一个引脚上的电压？ 由于我们不使用串行通信、因此串行时钟选择保持高电平。 ADC 的 DDRPH 设为逻辑1、两个 I/Q 通道均启用(逻辑0)、非多路信号分离器模式启用、DES 模式禁用。
有什么想法吗？
