请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 主题中讨论的其他器件： DAC38RF89、 LMK04832
您好！
我们将使用 ADC12DJ3200 (时钟频率为2.45GHz)和4个 DAC38RF89 (时钟频率为350MHz、在内部转换为2.45GHz)来关闭该设计。
由于我们要同步所有四个 DAC 传输(和 ADC 接收)、因此我们是否应匹配以下各项的跟踪长度：
- LMK04832和所有转换器之间的时钟和 SYSREF 网络长度？
- 转换器之间的 JESD 通道长度？
目前、我们计划：
- 在相同类型的转换器之间均衡 SYSREF 和时钟。
- 尽管将差值保持在320PS 以下、但应使转换器之间的 JESD 信号不相等。
关于 SYSREF 和 CLK、我们可以从 LMK 更改相位、但我们仅在需要时才使用此功能。
这对于同步是否合适、或者我们是否需要考虑其他因素/更多？
非常感谢您的参与
kr
Vincenzo
