[参考译文] DAC38RF82EVM：81180在6.4GSPS 下运行所需的寄存器设置

您好、Rajesh、  

我们将仔细研究您的问题、并尽快回复您。  

此致、  

优素福

Rajesh、

DAC 会使用外部6.4GHz 时钟还是使用内部 PLL？ 您提到的200MHz 参考时钟是什么？ 您是否计划将其与 DAC PLL 结合使用？

此致、

Jim

您好、Jim、

由于我们需要以6.4GSPS 的速率在单通道8位模式(81180)下运行、ADC 可实现的最大采样率为6.4GSPS。

我们需要将 ADC 数据发送到 DAC。 DAC 的设计参数如下所示。

JESD 串行器/解串器通道的线速率设置为8Gb/s JESD IP 内核(Xilinx)的 JESD 参考时钟为200MHz。 来自 IP 的 TX 内核时钟也与200MHz 相同。

目前、为了使用 KCU105板进行评估、我需要提供6.4GHz 时钟、如果无法通过内部 PLL 生成时钟、我们可以通过信号发生器在外部提供时钟、并评估6.4 GSPS 的 DAC 第一手运行情况。 在定制板上、我们可以通过 LMX259X PLL 生成它。

请详细说明如何在6.4 GSPS 数据速率下设置和检查81180模式。

我与您的班加罗尔团队进行了讨论、他们建议首先使用 aria10评估板评估 DAC、以便开始使用。  

此致、

Rajesh

您好！

请注意、设置图可能会帮助您理解。

对于以下应用、我需要 LMK04828/DAC38RF82的设置。

e2e.ti.com/.../6.4G_5F00_LMFS_5F00_8118.cfgRajesh、

配置文件已附加。 这适用于我们的 TSW14J56EVM (Aria V)。

此致、

Jim

您好！

我们正在尝试使用 Arria + dac38rf82进行设置。

已转到 HSDC 专业软件并连接到 TSW14J56revD 板。

选择 DAC 和固件作为 DAC38RF8X_LMF_811。 我们已将采样率设置为9000。

配置此设置后、通道速率为22.5G、但通道速率为11.25G。

请确认我们是否遵循了正确的步骤。

我已经按照以下演示中的步骤执行了操作、但我们仍然无法运行这些操作。 我们在频谱分析仪的输出端仅获得固定的400MHz。

e2e.ti.com/.../1541.DAC38RF82_5F00_real_5F00_811_5F00_8_5F00_bit_5F00_mode.pptx

Rajesh、

HSDC 专业版在显示此模式下的串行器/解串器速率时出现错误。 只需确保 LMK clkout 0和1除以8即可为 FPGA 提供281.25MHz 的频率。 仔细检查您的所有设置、并确保它们与文档中的设置相匹配。

此致、

Jim

您好、Jim、

我们用 Arria 在 DAC EVM 中配置各种选项/设置一整天。 我们未能在81180模式下生成所需的频率音调。

请您仔细阅读随附的 ppt、我们不知道我们在哪里犯错、因为此设置应该在 specified.e2e.ti.com/.../Fs_5F00_6400_5F00_81180.pptx 模式下工作

Rajesh、

很抱歉不能早点回来。 请对您的程序进行以下更改：

1.更改 JESD 块页面上的 K =19。 这就是 FPGA 将要设置的值。

2.将 N 和 N'保留为15。

3.在 SYSREF 和 SYNC 选项卡上，将 SYSREF 分频器更改为320。

这将在 DAC 输出端提供200m 的音调。 如果要使用 NCO、则必须使用 I/Q 数据、而不是真实数据。 然后、在 Digital (DAC A)选项卡上、必须启用混频器和 NCO 并提供 NCO 频率。 之后、点击"Update NCO"以加载 NCO 频率寄存器。

此致、

Jim