[参考译文] ADC12DJ2700：满足 CLK+/-和 SYSREF +/-共模电压要求

海迪  

您是否曾尝试参考 TI.com 上提供的 ADC12DJ2700 EVM 设计文件？ 链接如下所示。 将 EVM 原理图上的时钟方案用作参考。  

http://www.ti.com/tool/ADC12DJ2700EVM

谢谢  

优素福

是的、我有。 查看该原理图、我有几个问题。

1) 1)似乎设计人员根据频率计算出4700pF (C48、C53)是合适的交流耦合电容器。 但是、如果遵循 CLKP/CLKM 布线(由 LMK 提供的器件时钟信号)、则它们具有另一个串联的0.1uF 电容器(C133、C135)。 为什么需要这样做？

2) 2) LMK 为 CLKP/CLKM 和 SYSREFP/SYSREFM 采用了哪些电压标准？ 由于 EVM 直接从 LMX 提供器件时钟源、因此此器件的可用配置文件中未记录这些内容。 显然、它们旨在使用某种交流耦合 PECL 驱动器。 LMK 可以提供 LVPECL16、LVPECL20、LCPECL。 使用了哪一个？

回答这些问题将有助于解决我的问题。

嘿、Heidi、  

要回答您的第一个问题、请将4700pf 电容器安装为占位符、以便用户可以选择时钟信号的源。 通过查看原理图、您可以看到所有4700pf 电容器共用一个焊盘、除两个电容器外、所有电容器均为 DNI。 如前所述、由于 LMK 器件附近有一个.01uF 交流耦合电容、因此基本上可以用0欧姆电阻器代替4700pF、任何情况都不会发生变化。  

CLKp/n 和 sysref 的电压标准是 LVPECL。

谢谢

优素福

好的。 我在电路板设计中遵循了这一假设、因此我遵循了与参考设计中相同的设置(没有4700pF 电容器)。 我看到一个时钟信号振荡大约0V、但信号本身的振幅超过了引脚的绝对最大额定值(了解 LVPECL 选项的电压摆幅是可以理解的)。 我认为120欧姆终端电阻器可能太小。 您是否对不同的终止值有建议？

请注意：此路径的测试效果如何？ 按路径、我指的是器件时钟由 LMK 而不是 LMX 提供的选项。

感谢您迄今的回答。

海迪  

您能否为您的电路板设计附上时钟信号示波器截图和原理图？

谢谢

优素福

我在原理图中通过 ADC12DJ2700EVM 进行了这项操作。 在电路板上、我没有为 SYSREFP/M 布线添加上面显示的多个选项。 相反、它们的设置与 CLKP/M 相同