[参考译文] TLV5614：初始输出值问题

您好、 Uttam Sahu、

感谢您的支持。

Kevin

尊敬的 Kevin：

很抱歉耽误你的回答。 此器件不需要电源定序。 但是、您需要遵循数据表第3页中指定的绝对最大要求。 即使在功率斜升和斜降期间、基准输入也不能高于 AVDD。 基准和任何其他电源之间不需要延迟。

即使在功率上升/下降期间、AVDD 和 DVDD 之间的差值也必须介于+/- 2.8V 之间。  

请检查上述条件。 您可能违反其中一项。

希望这能解答您的问题。

此致、

Uttam

您好 Uttam、

感谢您的支持。

TLV5614中的内置上电复位电路用于控制上电后的输出电压。

如何 确保上电复位电路正常工作？

如果   在 AVDD 和 DVDD 未加电时向逻辑输入引脚(SPI)施加逻辑高电压(3.3V)、则 AVDD 与同一电源(5V)上的 DVDD 连接。

这是否会影响上电复位并且输出不是~0V？

您能否联系您的设计工程师进行仿真？ 我想查看仿真结果。

谢谢你。

Kevin

Kevin、

TLV5614于1998年发布。 考虑到旧设计工具的使用年限/可访问性以及数据库可能从一台服务器迁移到下一台服务器的次数、一些链接可能会中断等、设计的模拟结果将非常困难(如果不是不可能的话)

您可能会考虑使用更现代的器件。 不仅可以获得更强大的仿真支持、而且总的来说、我们在过去21年中进行了许多改进、这可能是有益的。 它也更便宜、因此您可以以更低的成本获得所有这些优势。

[报价用户="Kevin p"]如果  在  AVDD 和 DVDD 未加电时施加到逻辑输入引脚(SPI)的逻辑高电压(3.3V)、则 AVDD 与同一电源(5V)上的 DVDD 连接。[/QUESP]

如果发生这种情况、将违反绝对最大额定值表中的第三个条件(数字输入电压范围=-0.3V 至 DVDD + 0.3V)。 有一些内部 ESD 结构会正向偏置并有效地为 AVDD/DVDD 数字内核"反向供电"、 这可能会影响 POR 比较器电路、该电路很可能会损坏内部 OTP 存储器的锁存、该存储器包含修整系数等信息以及 DAC 输出在启动时应显示的内容。

另一个问题是、如果电源未完全放电、也有可能发生类似的 POR / OTP 损坏。 POR 电路有一个固定的内部比较器阈值、容差相当宽-如果电源没有完全放电、或者在足够长的时间内更准确地低于 POR 阈值、则内部存储器可能无法可靠地锁存。

更现代的数据表对此进行了说明。 您可以在 DAC60504数据表的第24页的图59中看到它。

这些问题中的一个或两个都很可能是您所看到的问题的根本原因。