[参考译文] DAC3484EVM：DAC3484EVM

尊敬的 Ron：

我唯一可以建议的是检查 CDCE62005是否正确锁定。 未锁定或漂移 CDCE62005可能会导致这些类型的频率误差。

另请告知从3月至4月的时间范围到现在有哪些变化。 很难在这些给定信息中帮助您。

－Kang

是的...锁定指示灯未亮起。  它以前是。  不确定发生了什么变化。  因此、我为什么要寻求帮助。  我的 DAC3484EVM 设置文件是否有任何问题？

进入 J9的153.6MHz 时钟来自设置为 LVPECL20驱动器的 LMK04828BVM。

这是 J9时钟输入

无论是否连接输入时钟、FPGA 时钟输出均为138.197MHz。  PLL 在 CDCE62005中未正确运行

尊敬的 Ron：

如果您在使该器件正常工作时遇到问题、请单独发布从 CDCE62005开始的问题。

此致、

Hao

CDCE63005无法锁定和输出 DAC3484EVM 卡上的131.072MHz FPGA 时钟输出。  连接到平衡-非平衡变压器的 LMK04828BEVM 的时钟输入为153.6MHz LVPECL20、以生成 J9连接器的单端输入。  无论153.6MHz 输入咔嗒板是否连接，PLL 都不会锁定，输出漂移至138.197MHz。  我在4个月前做过这个工作，但现在 PLL 似乎不会锁定。

CDCE62005

CDCE62005无法锁定并输出 DAC3484EVM 卡上的131.072MHz FPGA 时钟输出。  连接到平衡-非平衡变压器的 LMK04828BEVM 的时钟输入为153.6MHz LVPECL20、以生成 J9连接器的单端输入。  无论153.6MHz 输入咔嗒板是否连接，PLL 都不会锁定，输出漂移至138.197MHz。  我在4个月前做过这个工作，但现在 PLL 似乎不会锁定。

Ron、

我建议的最好方法是重新校准 CDCE62055 VCO。 您可以使用以下按钮执行此操作。

您可以尝试执行此操作并返回报告。 正如 Hao 提到的、最好联系时钟 E2E 以获得 CDCE62005的更高级支持。

按下此 GUI 按钮无效。  这与 DAC3484EVM 板上的 CDCE62005是否存在温度相关性？

请访问时钟和计时论坛、了解我已打开的 CDCE62005讨论。  "唤醒"没有执行任何操作。