• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 280 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1271：ADS1271B -调制输出模式中的高噪声电平

admin
Guru**** 1828310 points
Other Parts Discussed in Thread: OPA350, REF6025, ADS1271, OPA1632, ADS1278
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/847190/ads1271-ads1271b---high-noise-levels-in-modulation-output-mode

器件型号：ADS1271
主题中讨论的其他器件： OPA350、 REF6025、 OPA1632、 ADS1278

您好！

正如您在以下主题中推荐我的同事 Lisa： https://e2e.ti.com/support/data-converters/f/73/p/837286/3097950?tisearch=e2e-sitesearch&keymatch=ADS1271#3097950

我们已购买 ADS1271EVM 和一些 ADS1271B 芯片。 我们已将 EVM 上的 ADC 替换为 B 版本、但仍无法在调制输出模式下运行。 对于调制输出模式、我们必须从 EVM 中移除更多组件(对于 MODE 引脚上的悬空、DIN 处于高电平等)。。 但仍然无法使其正常工作。 之后、我们将 ADC 安装在分线板上、它正常工作。 我们使用 MAX6070作为 Vref、并尝试使用外部函数发生器和振荡器作为时钟源。 我们使用4MHz 时钟、因为我们需要1MHz 的调制输出。  

在这两种情况下(func gen 和振荡 器)、我们都看到输出端出现-120dB 噪声(测量真实信号时以及两个 ADC 输入端接地时)。

在数据表中、它显示噪声级别应为-160dB、我们可以得到接近它的任何值。

谢谢、

Leonid

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Leonid、您好！

    您是否使用了与 EVM 上使用的基准缓冲器类似的基准缓冲器？  

    我快速查看了 MAX6070数据表、我怀疑它可以直接驱动 ADC REF 输入。  如果不使用缓冲器、您可以按照 ADS1271数据表中的图68为例来使用 OPA350、也可以使用 REF6025、其中包括高速缓冲器。

    此外、您使用什么来驱动 ADC 输入？  您是否使用 OPA1632或类似的高速全差动放大器在 EVM 上复制了输入驱动器？

    根据您的评论、似乎您正在从器件获得正确的操作、噪声级别太高。  您提到过的使用分线板。  如果这是带有跳线的通用板、则可能会在数字信号和输入之间产生过多的噪声耦合。  在这种情况下、您可能需要考虑定制电路板设计。   

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    感谢您的回答。 在这个阶段、我将使用 Vref 而不使用任何缓冲器、我知道 Vref 的噪声很高、但我在 ADC 输出端得到的噪声要高得多。 为了进行测试、我将 ADC 的两个输入连接到 GND、只是为了获得 ADC 噪声的感应。

    正确的、我将分线板与跳线一起使用、它仅用于评估、我们稍后将设计定制板。  

    根据您的回答、我在输出端测量的噪声是由 Vref 引起的、而信号耦合是由跳线引起的？

    ADC 的本底噪声是否受时钟频率的影响？ 数据表中的所有数据都适用于27MHz 时钟、正如我提到过的、我们需要1MHz 输出时钟、因此我们使用4MHz 时钟作为输入。 时钟频率越高、白本底噪声就越好？

    谢谢、

    Leonid

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Leonid、您好！

    是的、我认为主要的误差来源是跳线和基准配置。  

    但是、基准的内部噪声不是问题。  ADC 的基准输入是以调制器频率进行采样的采样电容器。  每次电容器切换到基准引脚时、都会导致基准输出电压下降、并且基准必须在调制器周期内恢复。  大多数基准没有可在此时间段内恢复的高速缓冲器。  这就是通常需要基准缓冲器的原因、否则噪声将增加。

    我认为总噪声不会在 CLK 频率范围内发生很大变化。  ADS1271数据表中没有显示噪声的数据与 CLK 相比、但 ADS1278 (稍微改进的8通道版本)中确实包含此信息。  查看 ADS1278数据表中的图46。

    此致、
    Keith

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您提供详细的信息。