[参考译文] ADS1271：ADS1271B -调制输出模式中的高噪声电平

Leonid、您好！

您是否使用了与 EVM 上使用的基准缓冲器类似的基准缓冲器？  

我快速查看了 MAX6070数据表、我怀疑它可以直接驱动 ADC REF 输入。  如果不使用缓冲器、您可以按照 ADS1271数据表中的图68为例来使用 OPA350、也可以使用 REF6025、其中包括高速缓冲器。

此外、您使用什么来驱动 ADC 输入？  您是否使用 OPA1632或类似的高速全差动放大器在 EVM 上复制了输入驱动器？

根据您的评论、似乎您正在从器件获得正确的操作、噪声级别太高。  您提到过的使用分线板。  如果这是带有跳线的通用板、则可能会在数字信号和输入之间产生过多的噪声耦合。  在这种情况下、您可能需要考虑定制电路板设计。   

此致、
Keith Nicholas
精密 ADC 应用

您好、Keith、

感谢您的回答。 在这个阶段、我将使用 Vref 而不使用任何缓冲器、我知道 Vref 的噪声很高、但我在 ADC 输出端得到的噪声要高得多。 为了进行测试、我将 ADC 的两个输入连接到 GND、只是为了获得 ADC 噪声的感应。

正确的、我将分线板与跳线一起使用、它仅用于评估、我们稍后将设计定制板。  

根据您的回答、我在输出端测量的噪声是由 Vref 引起的、而信号耦合是由跳线引起的？

ADC 的本底噪声是否受时钟频率的影响？ 数据表中的所有数据都适用于27MHz 时钟、正如我提到过的、我们需要1MHz 输出时钟、因此我们使用4MHz 时钟作为输入。 时钟频率越高、白本底噪声就越好？

谢谢、

Leonid