一旦我对 DAC8734进行降序、reg0的值应该为0x003C、但是芯片返回0x0000、我确定芯片已降序、并且负载引脚被接至 GND。
我的 PCB 板上有45个 DAC8734芯片、其中只有一部分发生读取失败。
我更改了 FPGA 的主 SPI 代码版本(所有45个芯片均可通过 FPGA 的 SPI 访问)、有些芯片在正常之前无法读取、但有些芯片在正常之前可以读取、有些芯片在之后无法读取。
FPGA SPI 代码应该很重要、如果我找不到它、这里是读取 reg0的完整波形：
上面波形的缩放：
我添加了两个实验来进行调试：
1、在芯片 IC 附近的 SCK 和 GND 之间添加一个22pF 电容器、失败的访问变为正常、然后我移除电容器、它会发生 agian 故障。 我不记录波形。
2、我的 PCB 板上没有保留电容器、因此我尝试另一种类似的方法、更改 FPGA 中 SCK 的驱动强度
我已经尝试了4mA/8mA (默认值)/12mA、只有4mA 在我的5个测试 DAC8734芯片中都很好、在8mA 中、第三个芯片访问失败、12mA、第一个失败。 我有4mA 的 SCK 波形：
信号质量差会导致访问成功、因此我感到非常困惑和无助
我发现数据表第24页的一些内容使我感到困惑：
和第11页上的独立模式时序图：
1：哪一个是正确的？
2：什么是 NOP 命令？
下面是另一个波形组：
我发送到两个 DAC8743的数据是0x8000AF、
但是 SDO 返回的结果并不相同、第一个是0x00024F、这是错误的、第二个是0x80003C、这是正确的。
错误的 IC 和正确的 IC 在 PCB 上共享相同的电源
我认为芯片有严重的错误、如果 SDI 下降沿和时钟上升沿同时出现、则芯片内部可能会出现意外的时钟干扰。
我希望 TI 可以检查一下、毕竟这款芯片是十年前发布的、从那时起就从未更新过。
我必须考虑在未来的 DI还要 中止 DAC8734计划。
