主题中讨论的其他器件:ADC-WB-BB、 CDCE62005、 LMK04828、 DAC3484
我将使用来自 LMK04828B_EVM CLKout0+/-的153.6MHz LVPECL20输出来驱动 J9 CLKIN 输入。 我已将发射极电阻降低至120欧姆、并设法在板载 CDCE62005 IC 的主时钟输入的2V 偏置上获得600mV 的信号。 我想我需要帮助来使这个 CDCE62005芯片运行。 上电后、到 J13连接器的 FPGA 时钟输出具有来自 U3P/N 输出的信号输出(即 DAC3484EVM 软件控制选项卡的 CDCE62006选项卡上的 Y3:FPGACLK1) 因此、我知道 DAC3484EVM 可以正常工作、并且我甚至将其连接到 TSW1400运行、看到它可以正常工作。 我显然做了一些错误、但我不知道是什么。 CLKout0+/-连接到 ADC-WB-BB 平衡-非平衡变压器。 无论是否使用 R1/R3电阻器、信号幅值的差异都不大。 下面是我对这两张卡的设置。 LMK04828B_EVM 可以正常工作、但 DAC3484EVM 未检测到我的时钟输入信号并在 U3P/N 上生成所需的131.072MHz 输出
e2e.ti.com/.../LMK04828_2D00_dual_2D00_loop_2C00_-10-MHz-to-122.88-MHz-to-3072-MHz-to-153.6-MHz.txt