[参考译文] DAC3484EVM：CLKIN 不工作...

您好 Ron、

我建议首先尝试从外部测试设备注入 J9 CLKIN 时钟源、以查看是否已将到 J9和 J9连接器的连接正确焊接到 EVM。 在某些情况下、由于机械应力、SMA 连接器中心引脚可能无法正确接触。 尝试按照 EVM 用户指南中的说明将 J9 CLKIN 功率提高到更高、以查看是否可以改善这种情况。 也许您可以使用烙铁触摸焊接。 如有必要、请联系您的 EVM 供应商以更换 EVM。

您还可以在 DAC3484 EVM GUI 中运行默认设置脚本、该 GUI 已知良好的测试设置可消除时钟芯片配置的变量。 默认脚本已设置为1228.8MSPS 的 DAC 以及在时钟分配模式下使用 CDCE62005的983.04MSPS 的 DAC。 如果您想将 CDCE62005设置为 PLL 模式、我们还提供了一些配置。

对于默认 EVM 设置范围之外的 CDCE62005更高级配置、我们可能需要向您推荐时钟论坛以获得更多帮助。 他们在帮助高级设置方面拥有更多的专业知识。
－Kang

因此、如果我尝试使用具有1.5Vrms 输入信号的信号发生器来运行 CDCE62005、就像 DAC3484EVM 文档中的示例所说的那样。  我在 Y2和 Y3上没有输出(设置为524.288MHz FDAC 和131.072MHz FPGACLK1)。  我在 CDC_IO1和 CDC_IO1\输出上都看到2.7VDC 电平

下面是我尝试的设置：

e2e.ti.com/.../DAC3484EVM_5F00_setup_5F00_registers_5F00_19_5F00_2MHz_5F00_input_5F00_131_5F00_072MHz_5F00_FPGACLK1_5F00_Y3.txt

Ron、

我指的是：
C：\Program Files (x86)\Texas Instruments\DAC348x\EVM Configuration File Released

如果您希望我们尝试您的设置、您必须更具体地了解您的应用以及从时钟链到 DAC 设置的每个设置。
我正在寻找一个图表来描述您所做的工作(即时钟速率、内插、NCO 等)

上面链接的设置是一个设置、它在 PRI_REF+上接收19.2MHz、1.5Vpk 正弦波并在 Y3上产生131.072MHz LVDS 信号、在 Y2上产生524.288MHz LVDS 信号。 我尝试了这种设置，因为我的测试设备中有一个0-30MHz 信号发生器。 这是因为 J9上的 DAC3484EVM CLKIN 信号电平过低、而该信号电平最初是 LMK04828B_EVM 模块发出的153.6MHz LVPECL20 CLKout0、这是我的最终目标。 我尝试通过 FMC 连接器向 FPGA_CLKOUT 线路发送131.072MHz LVDS 时钟、并使用524.288MHz 将16倍插值时钟用于 DAC。

我的最终目标是参考输入时钟153.6MHz (LMK04828B_EVM CLKOUT0输出、以10MHz 输入时钟为基准)和 FPGA_CLKOUT/N 131.072MHz 和 DACCLK 524.288MHz (即16倍插值)。  下面随附了153.6MHz 输入的 DAC3484EVM 设置。

e2e.ti.com/.../DAC3484EVM_5F00_setup_5F00_registers_5F00_153_5F00_6MHz_5F00_in_5F00_524_5F00_288MHz_5F00_DACCLK_5F00_for_5F00_16x.txt

尊敬的 Ron：

我将介绍 EVM 并返回给您。 希望在下周结束时。

－Kang

我从 Rob Rodrigues 那里获得了一些帮助、能够为 FPGA_CLKOUT 信号获取131.072MHz 输出、但根据频谱分析仪、DACCLK 的530.2255MHz 输出似乎是非常低的信号电平、更像-68dB 信号强度附近的524.294MHz。  我需要一个快速示波器来查看信号、但现在我有了 RSA306频谱分析仪。  链接是我对此卡的设置。

e2e.ti.com/.../4857.DAC3484EVM_5F00_setup_5F00_registers_5F00_153_5F00_6MHz_5F00_in_5F00_524_5F00_288MHz_5F00_DACCLK_5F00_for_5F00_16x.txt