This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1299:使用反馈环路偏置患者

Guru**** 2587365 points
Other Parts Discussed in Thread: ADS1299, ADS1298ECGFE-PDK

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/780911/ads1299-biasing-the-patient-with-a-feedback-loop

器件型号:ADS1299
主题中讨论的其他器件: ADS1298ECGFE-PDK

您好!  

我尝试将偏置与反馈环路结合使用。

是否有任何经验法则来配置反馈环路的电阻器和电容器?

我正在测试评估套件、因此这些器件是原始器件(392k 电阻器和0.01uF 电容器)

我的输入#1处于差分模式、输入短接在一起、信号源(100mV、60Hz)连接在这些输入和模拟接地(共模仿真)之间。

我已将 ADS1299配置为检查+和-输入。

我在反馈输出上看到的信号振幅高于输入信号、而且相位不是180、而是90度以上。

有什么帮助吗?




  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stephane、

    感谢您的发帖。

    您是否想在用于测试的电路板上共享寄存器设置和跳线配置? 表格和图片都可以。 我可以尝试在明天的实验室中重现测试。

    R-C 值设置偏置环路的增益和闭环响应。 您是使用示波器探测 BIASOUT 引脚、还是使用内部测量功能(请参阅 CONFIG3寄存器中的 BIAS_MEAS"位)测量偏置输出?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    感谢您的回复。

    以下是我的寄存器设置...

    CONF|CONFIG1     0x01 0x92

    CONF|CONFIG2     0x02 0xC0

    CONF|CONFIG3     0x03 0xEC

    CONF|LOFF        0x04 0x00

    CONF|CH1SET      0x05 0x60

    CONF|CH2SET      0x06 0x60

    CONF|CH3SET      0x07 0x60

    CONF|CH4SET      0x08 0x60

    CONF|ch5set      0x09 0x60

    CONF|CH6SET      0x0A 0x60

    CONF|ch7set      0x0B 0x60

    CONF|CH8SET      0x0C 0x60

    CONF|Biasensp    0x0D 0x01

    CONF|Biasensn    0x0E 0x01

    CONF|LOFFsensp    0x0F 0x00

    CONF|LOFFsensn    0x10 0x00

    CONF|LOFFFLIP    0x11 0x00

    CONF|GPIO        0x14 0x00

    CONF|Misc1       0x15 0x00

    CONF|Misc2       0x16 0x00

    CONF|CONFIG4     0x17 0x02


    和跳线设置...

    JP1:1-2                 (BIAS_DRV - BIAS_ELEC)
    JP2:1-2                 (双极电源)
    JP3:未安装   (内部基准电压4.5V)
    JP4:已安装         (Alim 5V)
    JP5:未安装   (断电)
    JP6:2-3                 (中位外部、串行器件?)
    JP7:1-2                 (Ref_Elec Non-utilis é)
    JP8:1-2                 (Ref_Elec Non-utilis é)
    JP17:未安装 (X 屏蔽驱动器)
    JP18:2-3               (振荡器外部信号)
    JP19:已安装       (振荡器外部别名)

    JP20:2-3               (双极电源)
    JP21:1-2               (SPI_CS 引脚1或7 DE J3?)
    JP22:2-3               (SPI_START 引脚1或14 DE J3? 14个自给)
    JP23:1-2               (CLK_SEL à 0、外部时钟)
    JP24:2-3               (3.3V)
    JP25:     安装1-2           个(INxN 上连接了 BIAS_ELEC)
                   3-4已安装           (BIAS_ELEC 连接在 INxP 上)
                   5-6未安装    (X BIAS_ELEC - REF_ELEC)

    J6:1-2:未安装             (带 JP25的偏置护罩)

    J6:3-4:未安装             (非实用程序)




    和示波器视图(CH1共模信号(IN1P 和 IN1N 与 AGND)、CH2、VBIASOUT 与 AGND)






    它是否与反馈环路的活动通道数量有关?  我目前只有一个处于活动状态。



    谢谢!





  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stephane、

    感谢您提供更多信息。

    我在 TINA 中运行了一个仿真、以说明为共模导出选择的 PGA 输出数量对偏置放大器输出的影响。 每个 PGA 输出都通过220k Ω 电阻器连接到偏置放大器反相输入。 下面的结果绘制了选择1至6个 PGA 输出(1 = 220k、2 = 110k、等等)时的闭环响应。 选择更多电极后、直流时的增益(以及60Hz 时的增益)会增加。 请注意、相移仅取决于 R|||C 反馈网络、而不取决于所选 PGA 输出的数量。 在直流条件下、相移为180度、频率为60Hz 时响应滚降至124.09度。

    我在实验室中更仔细地查看了这一点。 在为共模导出选择一个 PGA 输出(IN1P)时、我的输出略大于预期值、但我看到了正确的相移(示波器测量范围为124-126度)。 我使用了与您相同的所有跳线和寄存器设置、但似乎您在输出端具有正确的振幅。 392k /220k = 1.782 V/V 在 EVM GUI 中选择更多/更少的 BIAS_SENSx 位时、我建议将寄存器映射配置保存到文本文件中、编辑寄存器值、然后将其加载回 GUI (File -> Save / Load Register Configuration)。 BIAS_SENSx 的切换开关似乎存在一些错误行为。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    感谢这次实验…


    我想在50-60Hz 的共模噪声下、反馈环路的反转效果更好、因此我们可以完全补偿共模噪声。

    就像偏置反馈在共模滞后很多。


    如果我想消除差分中的大多数共模噪声、...

    如果我仅使用4个电极(差分2个通道)、增益"目标"应该是什么?   如果我不想过度补偿,则全局增益为“1”?

    该评估套件的原理图上有一个0.01uF 电容器、但 ADS 的数据表中指定了一个1.5nF 电容器。  我是否应该使用较低的电容器来最大限度地减少滞后?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stephane、

    很难为 RLD 放大器提供精确的目标增益设置。 耦合到人体和电极电缆上的噪声量因系统而异。 但是、如果增益和带宽足够大、则应看到转换为 ADC 输出的共模噪声量在仅几个电力线周期后会减少。 当 RLD 电极将反相共模信号强制返回人体时、返回 ADC 的共模信号幅度最终将减小、但不会完全减小。 我认为您不应该期望 RLD 输出实际会在身体上施加比最初从环境源耦合到身体上的噪声更多的噪声。

    关于截止频率本身、增大截止频率将进一步推动相移的频率、这意味着在50Hz 和60Hz 下、RLD 输出端的共模信号将与输入端感应到的噪声相距接近180度。 我认为只要环路保持稳定、就有必要增加 RLD 放大器闭环带宽。

    关键是使 RLD 电极的串联阻抗(即 RLD 放大器输出的"源阻抗")尽可能低。 我们对 ADS1298ECGFE-PDK 进行了小实验、在下面的应用手册中对此进行了展示。

    此致、