请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12QJ1600 你好！
我们需要将 ADC12QJ1600连接到 Xilinx FPGA。
我们首选的 FPGA 具有"仅" 4个收发器通道、因此我们希望使用 ADC12QJ1600的4个收发器通道(D0..D3)。
JMODE 8支持我们要执行的操作(12位、64B/66B、4通道)。 由于我们的 FPGA 收发器支持高达10、3125Gbps 的数据速率、因此我们可以在4个通道上实现高达~833 MSA/s 的 ADC 采样率。
我的问题：是否可以在运行时切换到 JMODE 14 (12位、64B/66B、8个信道)、同时仍然只连接4个信道(D0..D3)？ 当然、我们不再从 ADC 通道 C+D 获取数据、因为它们在 D4...D7上发送。 但是、我们将能够在此可选的" Turbo 模式"下在 ADC 通道 A+B 上使用完整的 ADC 采样率(1、6 GSA/s)。 为了保护 ADC12QJ1600在 JMODE 14处的通道4-7上未使用但已激活的输出驱动器、我们可以简单地用100欧姆端接它们。
您是否看到协议/握手问题或类似的问题、会导致此操作(在8个通道上发送4个 ADC 数据、而在4个通道上仅读取2个 ADC 数据)？
此致、
Andre
