This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8568:ADS8568唤醒问题

Guru**** 2553450 points
Other Parts Discussed in Thread: ADS8568

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/607214/ads8568-ads8568-wake-up-issue

器件型号:ADS8568

尊敬的团队:

我的客户在距离 FPGA 几厘米远的顶部和底部有2个板载 ADS8568芯片。

他们报告说、ADC 每几次上电一次、就会在其内部 Vref 非常接近于零的状态下唤醒、从而导致错误的读数。

它们使用内部 Vref。

这种现象很难重复,但仍然不时发生。

使用相同的命令将两个 ADC 配置为完全相同的配置。

即使客户未配置 ADC 并在默认模式下工作、此现象仍会发生。

此外、这些现象始终发生在同一(底部) ADC 中。 它们组装了4块电路板、这种现象在所有四块电路板上都是一致的。

您是否知道 ADS8568有任何此类问题?

您能帮助我们调试这个吗?

这可能是由于 VCC 的压摆率缓慢/快速造成的吗?

此致、

NIR

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    NIR:

    由于您的设计中有两个 ADS8540、并且始终只有 PCB 底部的一个会给您带来麻烦、因此我建议仔细查看布局、包括电源去耦。

    您是否能够发送部分原理图和布局?

    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    更新:
    我们在 FPGA 的 FW 中增加了延迟、因此我们在上电后仅配置 ADC 大约1秒。 使用此固件时、问题不会重复。

    这就提出了几个问题:

    1.加电顺序是否重要(在 HVDD、HVSS、AVDD、DVDD 之间)?

    2.在进行充分设置后,设备的唤醒时间是多少? 它是从 AVDD 还是 DVDD 的设置中计数? 或它们之间的耳麦?

    吉尔
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Gil 您好!
    我很高兴 Bryan 能够帮助解决这一问题。 要回答您的后续问题:

    通常没有特定的上电顺序要求、但当 HVDD 在 AVDD 之前供电时、内部电静电放电结构导通、这会将 IHVDD 增加到指定值以上、直到应用 AVDD。 总的来说、最好在 AVDD 之后使 HVDD 和 HVSS 上升。
    2.如果我要对两个电源进行优先级排序、我会优先考虑 AVDD。 AVDD 为内部电路供电、没有它、器件将无法正常工作。 DVDD 仅用于驱动数字 I/O 缓冲器、这意味着如果在器件已经运行时未实现稳定、您可能会看到正确的通信、但通信不会很干净、也不会在正确的电压下进行。

    如果您查看器件的自动睡眠模式、内部电路需要10ms 才能激活并稳定、才能开始转换。

    此致、Cynthia

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    感谢您的回复。

    关于唤醒时间-睡眠模式的10ms,是在首次唤醒并配置设备之后。 我将详细介绍器件在上电后首次唤醒的情况。 我想、有一个引导过程、在退出睡眠模式时不会出现这种情况。

    因此,我将澄清我的问题,即在我第一次接近器件之前,由于电源已稳定,所以测量的唤醒时间。  

    吉尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Gil:

    为了进一步说明、Cynthia 提到的10ms 适用于从自动睡眠模式、待机模式或上电复位恢复。 因此、对于器件的初始上电、仍将使用10ms。 但是、只有当 AVDD 达到1.2V 左右的最小电平时、才会启动10ms。

    在您的设计中、由于两个 ADS8540位于电路板的两侧、因此每个 ADS8540可能会在不同的时间看到 AVDD 出现。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    感谢您的战靴。

    在进行更多测量后、该线程看起来"干净"。

    由于电源引信被接通、因此它大约需要1秒、直到 FPGA 首次对 ADC 进行寻址。

    如果您对测试和测量有任何想法、并希望了解导致此问题的原因、我将随时为您提供建议。

    最好的地方

    吉尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Gil:
    "清洁"是什么意思?
    从 FPGA 加载到配置 ADC 之间的短暂延迟是否解决了问题?

    此致、
    NIR。