请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12J4000 主题中讨论的其他器件： DAC37J82
您好！
我有一个为 ADC12J4000和 DAC37J82IAV 生成 SYSREF 脉冲的组件 。
正如我在标题中所说、该组件在 LVDS 差分输入上生成脉冲、但为了省电(或我不知道原因)、禁用共模(此处为0V)下的2条线路(P 和 N)、这会在差分过程(P-N)中产生不确定的状态。
我会知道您的组件是否能够理解此状态并将其同化为0、或者是否存在对 SYSREF 线路进行错误检测的风险。
我在测试 SYSREF 生成时将示波器结果的图片链接起来(时钟为绿色、P 为黄色、N 为蓝色、差值由红色信号表示)。
