[参考译文] DAC38J84：DAC38J84和 LMK04828之间的怪异交互

Dan、

您提到的电路是允许 LMK 在 DAC 需要查看是否使用直流耦合的适当共模电压下驱动 SYSREF。 您是否可以选择使用 LMK 的外部时钟运行、并在时钟分配模式下对器件进行编程以查看差异？ 您将哪些组件用于外部环路滤波器？ 您是否正在运行双 PLL 模式？ 如果是、另一个时钟的清洁程度如何？

此致、

Jim

是的、我可能会在外部时钟模式下运行它、以查看电位差。  我要在我的尝试列表中添加这一点、这至少可以排除在 LMK 内部 VCO 的调谐线上产生的一些软干扰、并导致过多的相位噪声(这感觉就像在发生)。

CP2上的外部环路滤波器组件 与评估板上的组件相同(C63 = 47pf、C62=3900pF、R65=620欧姆)。  我复制了 DAC38J84评估板中的电路。  我的相位噪声在没有 JESD 干扰的情况下看起来几乎与评估板完全相同。  实际上、这很好、因为我可以将评估板设置为与我的板完全相同的模式、而不会看到问题、这就是我知道它在我的实现中确实存在问题。  我询问有关 sysref 的唯一原因是、这是两种设计之间唯一的区别(从原理图上讲)。  我的 sysref 当前是交流耦合、如数据表中所述。  它们用于直流耦合的具体原因是什么？  ADC32RF45评估板具有交流耦合(即使它们确实包含评估板上的电阻器电路)。  我之所以要对其进行比较、是因为、再说一次、这确实是我在电路板和评估板之间唯一真正看到的原理图差异。  也许通过 LMK 驱动器实现更好的直流耦合隔离、或者我们在开发评估板时遇到的问题？

我仅在单 PLL 模式下运行。  我的122.88MHz 晶体锁定到 LMK VCO、相位检测器频率为122.88MHz、与评估板上的频率相同。  我不处于双 PLL 模式。