[参考译文] ADS8598H：ADS8598H 读取频率(串行和并行)

Niels、


遗憾的是、您的问题需要比我更详细的信息才能得到良好的答案。 很多应用程序用户都在外出、因此在这个假日季可能需要额外的时间来为您提供一个好的答案。

我将提出这个问题，但这可能还需要几天的时间。


吴约瑟

Niels、


我进行了快速搜索、并找到了有关串行数据读取限制的文章。

e2e.ti.com/.../2418341

串行数据读取似乎无法进行500kSPS 读取。 请告诉我这是否能回答您的基本问题。


吴约瑟

您好、Joseph、

首先，我祝愿你新年快乐。

对我来说、ADS8598H 数据表中仍然存在矛盾：

根据技术数据、即使使用两条数据线、串行读取也无法达到500kSPS。 但是、根据第7.4.2.3.3节"串行数据读取"中的文本、即使在使用"转换期间读取"时使用"单通道串行数据读取"、也可以实现最大吞吐量(500kSPS)。

为了简化操作、您可以将其简化为以下问题：

1. 数据表中的50ns 最小 SCLK 时间周期是否正确？
2. 最大值是正确的 SCLK 频率低于最大值 并联读数频率？
3. 当对两条数据线路使用串行读取时、可实现的最大采样率是多少？

我期待您的回答。
此致、Niels

Niels、


谢谢你。 新年快乐！

让我从以下问题开始：

1.我相信最小 SCLK 周期是50ns 是正确的。 数据表中的时序信息通常基于仿真、然后是设计所用过程的特性描述。

2.我不确定我是否理解这个问题。 您是否在问最大 SCLK 频率是否应该更快才能获得可使用并行读取方法计时的500kSPS 数据速率？

3、串行读数的最大采样率为278kSPS。 我仍然认为使用串行读数无法实现500kSPS、数据表中对此进行了错误说明。 我在提供链接的帖子中对此进行了评论。

我承认、我不是该产品的正常支持(我在假期休息期间加油)。 我将与普通支持人员联系、看看他是否有其他答案或意见。


吴约瑟

Joseph、

尽管您只是度假的替代方案、但您的回答比我过去得到的一些专家回答更有帮助。
感谢您迄今提供的帮助。

让我向您解释一下问题2：
我在其他器件方面的经验是、串行接口的时钟速度通常比并行接口快。
对于 ADS8598H、这似乎是另一种方法：
对于串行读数、最小 SCLK 时间周期为50ns、这会产生最大值 串行读取频率为20MHz。
对于并行读取、是 RD#信号对数据访问长度进行计时、从而充当一种时钟信号。 RD#低电平和高电平的最小时间均为15ns、在一个"时钟"周期内为30ns 求和。 这会产生最大值 并行读取频率为33.33MHz。
如您所见、当使用其并行接口时、ADS8598H 的输出数据速率可为33.33MHz。 但是、当使用串行接口时、速率会降低至20MHz。

到目前为止、自本主题的第一个问题出现以来、将近一年过去了： 单击此处
但 ADS8598H 数据表保持不变。 我想知道原因。

如果专家组的某个人能在我的问题休假回来后对其提出意见、那将是一件很好的事情。

此致、Niels