This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1198:ADS1198主时钟和 SPI 时钟

Guru**** 2386600 points
Other Parts Discussed in Thread: ADS1198
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/753748/ads1198-ads1198-master-clock-an-spi-clock

器件型号:ADS1198

大家好!
我正在使用 ADS1198、我对 SPI 时序表(第12页)感到困惑。
数据表显示、SPI 的 tclk (主时钟周期)必须介于414nsec 和514nsec 之间、即频率约为2.415MHz 和1.945MHz、 但我们可以将频率介于0.5MHz 和2.25MHz 之间的外部时钟馈送、这是不一致的、还是我不了解什么?

另一个问题是有关表上图形中的时序特性、tclk 明显比 tsclk 窄、但在表中、tclk 的值比 tsclk 宽10倍、请有人帮助我理解这一点吗?

非常感谢!

Gustavo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Gustavo、

    感谢您的发帖、欢迎加入论坛!

    主时钟 tCLK 和串行通信时钟 SCLK 之间可能存在一些混淆。 tCLK 用作整个器件的时序机制、而 SCLK 用于时钟数据从器件传出。 使用低于最小值的值并不一定意味着器件根本不起作用-但这意味着不能保证任何功能。 器件的性能规格应在数据表值范围内、如果器件的运行超出数据表规格、则其运行方式可能不正确。

    该数字不一定是100%按比例绘制的、更适合表示通信协议、可视化不同信号之间的时序、并帮助客户编写代码。