尊敬的 TI 团队：
我将 AFE5801用于我的项目之一、我有以下问题：
(1)我想知道输入模拟信号(差分)的路由所使用的差分阻抗。 您建议的任何布线宽度和间距建议？
(2)目前我仅使用6个通道。 您建议如何处理未使用的模拟输入？ 同样、您建议如何处理相应未使用模拟通道的未使用 LVDS 输出
(3)以 PDN、RESET、SCLK、SDATA、SEN#为基准的信号电源是多少？ 在数据表中、这些引脚上的最大输入电压被写为3.6V、类似地、SDOUT 被写为1.8V？ 您能否澄清一下、因为我使用3.3V 电源驱动来自 FPGA 组的这些信号。
(4)信号 PDN、RESET、SCLK、SDATA、SEN#是否需要任何外部上拉/下拉电阻器？ 如果是，上拉电阻应以什么电源为基准？
期待您的回复。
谢谢
Nikhil
您好、Nikhil、
你过得怎么样？
对于您的问题#1：
AFE5801具有高阻抗差分输入(INP、INM)
(请查看数据表中的以下图表。)
因此、其输入信号路由将由您的输入信号结构决定：
(例如、人们通常使用50欧姆阻抗信号源、
此外 、我们的 AFE5801 EVM 使用1：1变压器并通过进行端接
(25.5ohm + 25.5ohm)//(5Kohm + 5Kohm)在输入信号末尾等于大约50ohm。)
因此、布线宽度(可能影响阻抗)取决于 信号源的类型
电流消耗。
此外、对于通道间的间距、
我们建议间隔足够大、以避免信号串扰效应。
对于问题2、
对于这两个未使用的通道、我们建议将每个输入连接到 GND
(注意：通道输入引脚必须首先连接到串联电容器、然后再连接到 GND。)
对于未使用的 LVDS 输出引脚、尽管它们未被使用、
请仍使用100欧姆端接每个未使用的差分引脚。
谢谢！
祝你度过美好的一天！
此致、
陈
您好、Nikhil、
你过得怎么样？
对于您的问题#3：
是的、AFE5801数据表提到了这一点
当 SDOUT 输出设置 为高电平时、其输出电压=1.6V ~1.8V (而不是3.3V)。
我们在 SDOUT 引脚上测量了一个 AFE5801 EVM。
它显示了它的低电平输出电压= 0V 并且它的高电平输出电压= 1.6V。
因此数据表是正确的。
对于您的问题#4：
请从数据表中查看以下内容：
以下所有引脚(PDN、RESET、SCLK、SDATA)
AFE5801器件内部已经有下拉电阻器。
引脚 SEN#在 AFE5801器件内部已经有上拉电阻器。
非常感谢！
祝你度过美好的一天！
此致、
陈
您好、Nikhil、
你过得怎么样？
感谢您将 AFE5801器件和 CDCE62002器件用于您的低抖动 时钟分配。
是的、我们的许多 AFE 器件都使用一个时钟源进行连接
许多 AFE 都使用时钟分配网络电路。
如需更多信息、请参阅：www.ti.com/lit/ds/symlink/afe5808a.pdf
以下是一个示例：
对于您的时钟输入源、
如果您的时钟源来自 LVDS 配置、
下面的示例展示了如何从时钟源进行连接
至 AFE 的时钟输入引脚：
例如、当源时钟来自 LVDS 时、
然后是 AFE 时钟输入引脚的100欧姆终端
进行通信。
请看一下。
非常感谢！
祝你度过美好的一天！
此致、
陈
