请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC32RF45 主题中讨论的其他器件： LMK04828
您好！
我的问题是视差和不可更改的错误。 我有一个带有 adc32rf45和 LMK04828的 FMC 板以及一个承载此 FMC 板的 kintex Ultrascale FPGA 载板。 我在 LFMS=82820模式下运行该 ADC、采样频率为3GHz、位分辨率为12位、通道速率为12Gb/s 当我在通道2和3上不时(不经常)检查 FPGA 侧的 ILA 内核时、我会遇到视差和不可更改的错误。 我认为这些误差是由于信号完整性问题造成的。 因此、我想使用 IBERT 内核检查 FPGA 侧的眼图。 我要问的是如何设置 ADC、以便能够在 ADC 端生成测试模式、以便 FPGA 端的 IBERT 内核能够检测到该模式？ 我还想知道、对于12Gb/s 通道速率、建议使用哪种去加重设置、其中 ADC 和 FPGA 之间的大致距离最多为10英寸？
如果您能尽快回复、我将不胜感激。
Erdal
