Other Parts Discussed in Thread: ADC12D1600
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12D1600 您好！
我计划使用 ADC12D1600进行定制电路板设计。 我想将此器件用作双通道 ADC、每通道采样速度为1.6GHz。 一个问题是该器件与之连接的 FPGA 的 LVDS 数据引脚有限。 因此、我计划执行以下操作：
1.在非多路信号分离器非 DES 模式下使用此器件(数据表中的图2)。 在该模式下、我可以仅使用 DI 和 DQ 数据总线、以每通道高达1.6GHz 的采样速度获取 ADC 数据。 我可以忽略 DID 和 DQd 数据总线。 使用带有 DDR 寄存器的 DCLK 时钟(半采样时钟速率)、可以在 FPGA 中按通道对数据进行采样。 我的理解是否正确？
2.如果上述内容正确，我是否可以使 ADC 的 DID 和 DQd 数据总线引脚保持悬空？ 或者、我是否需要为它们提供任何特殊的端接？ 我无法将这些引脚连接到 FPGA。
非常感谢您的回复。
谢谢、
Arvind
