[参考译文] ADC12J4000：关于 ADC12J4000EVM

您好、用户：
我们已收到您的问题、并已将其转交给熟悉 ADC12J400的工程师。
此致、
粘土

你(们)好
我不确定您对 FPGA 的时钟极性有何疑问。 有3个差分时钟类型信号发送到 FPGA。 这些是 DEVCLKARX_P/N、DEVCLKBRX_P/N 和 SYSREF_RX_P/N 所有这些信号都是 FMC 连接器和 LMK04828时钟源的传统极性。
发送到 FMC 连接器的所有 ADC 高速串行数据对都有意反极性。 信号 DN_P/N 都与传统 FMC 引脚映射极性反相。 如果使用了标准极性、则进行反转是为了避免过孔或其他所需的布线问题。 我们在 JESD204B 采集固件中补偿这种极性反转。
如果这没有回答您的问题、请提供有关您所引用的特定信号名称的更多详细信息。
此致、
Jim B