This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J4000:关于 ADC12J4000EVM

Guru**** 608265 points
Other Parts Discussed in Thread: LMK04828, TRF3765, ADC12J4000
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/705073/adc12j4000-about-adc12j4000evm

器件型号:ADC12J4000
主题中讨论的其他器件:LMK04828TRF3765

你(们)好

   开发板 ADC12J4000的时钟电路包括 TRF3765和 LMK04828。 发现提供给 FPGA 的时钟与时钟(DEVCLKARX_P/N)的极性相反。这会产生什么影响?

  谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、用户:
    我们已收到您的问题、并已将其转交给熟悉 ADC12J400的工程师。
    此致、
    粘土
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好
    我不确定您对 FPGA 的时钟极性有何疑问。 有3个差分时钟类型信号发送到 FPGA。 这些是 DEVCLKARX_P/N、DEVCLKBRX_P/N 和 SYSREF_RX_P/N 所有这些信号都是 FMC 连接器和 LMK04828时钟源的传统极性。
    发送到 FMC 连接器的所有 ADC 高速串行数据对都有意反极性。 信号 DN_P/N 都与传统 FMC 引脚映射极性反相。 如果使用了标准极性、则进行反转是为了避免过孔或其他所需的布线问题。 我们在 JESD204B 采集固件中补偿这种极性反转。
    如果这没有回答您的问题、请提供有关您所引用的特定信号名称的更多详细信息。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢你