请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC14X250EVM 主题中讨论的其他器件：ADC14X250、 TIDEP0060、 RFSDK
大家好、
我的客户正在查看 TIDEP0060设计并将 ADC14x250连接到 K2L、并有以下问题：
我们正在尝试了解来自 Keystone 的 SYSCLK 的作用。 如果我们不想使用任何其他器件、该时钟是否需要与 ADC 采样时钟同步？
我们正在尝试将 ADC14X250评估板与 RFSDK 一起使用、以测试到 Keystone 的 JESD 链路。 此参考设计使用 DAC 和确定性延迟卡、而延迟卡使用 Keystone 的 SYSCLK 来生成 ADC 和 DAC 器件时钟。 即使我们要使用子类0 (无确定性延迟)、并且 ADC 本身具有 Keystone、但不连接 DAC 和延迟卡、这是否有必要？
与此相关，ADC 数据表指出它“支持大多数子类0要求，但不完全符合子类要求”(数据表第27页)。 是否可以获得有关这到底意味着什么的更多详细信息？
谢谢！
此致、
~John
