[参考译文] ADS1672：是否有特殊的 CLK 电源引脚#39；s？

大家好、Manfred、

感谢您的发帖、欢迎来到我们的论坛！

您可以分享原理图的 ADS1672部分吗？ 我不确定"独立电源引脚"是什么意思。

模拟电源(AVDD)的大多数去耦都需要靠近引脚11和12。 建议将本地0.1uF 电容器用于引脚1、7、53和58。 在 EVM 布局中、AVDD 与每个电源引脚之间似乎形成了单独的连接、但11和12短接在一起除外。

此致、

大家好、Manfred、

说实话、我不确定引脚是如何在内部连接到裸片的。 如果您真的想知道、这是我必须要求设计人员研究的问题。

我想引脚53和58用于芯片内部的专用用途、因此 EVM 和数据表显示了专用的局部去耦电容器。 我建议在每个 AVDD 引脚旁边放置一个至少为0.1uF 的电容、并在靠近 ADS1672的位置放置至少为10uF 的大容量去耦。

关于铁氧体磁珠、我不喜欢将它们放置在 ADC 电源引脚和电源之间。 当芯片需要瞬时增加电源电流时、这基本上会扼流芯片。 与 CLK 输入串联的100欧姆可能会有所帮助、因为它有助于抑制反射并压摆高频边沿。 在 CLK 引脚附近接地的10pF 共模电容器也有助于实现相同的目的。 这有助于降低耦合到接地层上的噪声。

此致、